標(biāo)簽　>　veriloghdl語言

veriloghdl語言+關(guān)注0人關(guān)注

文章：2個(gè) 瀏覽：5787次

　　Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。

關(guān)注此標(biāo)簽的用戶(0人)

熱門標(biāo)簽