基于單載波頻域均衡系統(tǒng)的寬帶通信系統(tǒng)設(shè)計(jì) - 全文

摘 要：單載波頻域均衡(SC-FDE)是數(shù)字通信中克服多徑衰落的有效技術(shù)。寬帶通信系統(tǒng)中應(yīng)用單載波頻域均衡系統(tǒng)設(shè)計(jì)，實(shí)現(xiàn)137.5 MHz 載波下27.5 Mbps 的碼元傳輸速率。同時(shí)在系統(tǒng)中添加1/2 碼率卷積碼與(239,223)里德-所羅門(RS)碼的級聯(lián)信道糾錯(cuò)編碼，提高系統(tǒng)的可靠性。完成單載波頻域均衡系統(tǒng)設(shè)計(jì)，分析設(shè)計(jì)系統(tǒng)的關(guān)鍵技術(shù)，最終在現(xiàn)場可編程門陣列硬件平臺(tái)上進(jìn)行系統(tǒng)實(shí)現(xiàn)、調(diào)試和驗(yàn)證，完成系統(tǒng)實(shí)際誤碼率的測試。
?

在現(xiàn)代無線數(shù)字通信系統(tǒng)中，信號的傳輸從窄帶變?yōu)閷拵?，而寬?a href="http://ttokpm.com/v/tag/1252/" target="_blank">無線通信的信道是頻率選擇性衰落的多徑信道。多徑效應(yīng)引起的時(shí)延擴(kuò)展導(dǎo)致嚴(yán)重的符號間干擾(Inter Symbol Interference，ISI)，嚴(yán)重影響通信的可靠性，因此需要采用一種有效的方法抵抗信道的影響[1]。目前提出的方法主要有：單載波時(shí)域均衡(Single Carrier Time Domain Equalization，SC-TDE)、單載波頻域均衡(Single Carrier Frequency Domain Equalization，SC-FDE)和正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing，OFDM)技術(shù)。SC-TDE 在接收端采用一個(gè)自適應(yīng)均衡器來補(bǔ)償符號間干擾[2]。它的主要部件就是一個(gè)或多個(gè)橫向濾波器，而橫向?yàn)V波器抽頭系數(shù)的數(shù)目由多徑時(shí)延來確定。在高速無線通信系統(tǒng)中較大的時(shí)延會(huì)導(dǎo)致復(fù)雜度很高。3GPP(3rd Generation Partnership Project)的長期演進(jìn)計(jì)劃中，提出了上行采用單載波技術(shù)，下行采用OFDM 技術(shù)的方案。

OFDM 系統(tǒng)在發(fā)射端通過快速傅里葉逆變換(Inverse Fast Fourier Transform，IFFT)將數(shù)據(jù)符號并行調(diào)制到正交的子載波上，克服了頻率選擇性衰落造成的影響，在頻域?qū)崿F(xiàn)均衡。其頻譜利用率高，系統(tǒng)復(fù)雜度較低(與信道最大時(shí)延擴(kuò)展的對數(shù)成正比)，但是它對定時(shí)誤差和載波同步敏感，且每個(gè)OFDM 符號的多路子載波在時(shí)域疊加會(huì)產(chǎn)生很大的峰值平均功率比，因而對射頻前端的要求較高。SC-FDE 技術(shù)綜合了OFDM 技術(shù)和單載波傳輸?shù)膬?yōu)點(diǎn)[3-5]，同時(shí)文獻(xiàn)[6]分析指出對于一般的SC-FDE 和OFDM 系統(tǒng)，在低信噪比下OFDM 系統(tǒng)的誤碼性能略優(yōu)于SC-FDE 系統(tǒng)，而在高信噪比下，SC-FDE 系統(tǒng)要優(yōu)于OFDM 系統(tǒng)。本文設(shè)計(jì)的系統(tǒng)可以實(shí)現(xiàn)137.5 MHz 載波下的27.5 Mbps 碼元傳輸速率，實(shí)現(xiàn)了寬帶SC-FDE 系統(tǒng)。

1 系統(tǒng)設(shè)計(jì)

1.1 SC-FDE 系統(tǒng)模型

在傳統(tǒng)的單載波系統(tǒng)中，接收機(jī)主要由A/D 變換、混頻濾波、信道估計(jì)、信道均衡等模塊組成[7-8]。本文在單載波頻域均衡傳輸系統(tǒng)中添加了信道編譯碼模塊，以獲得更好的誤碼率性能。系統(tǒng)采用的是1/2 碼率的卷積碼和RS 碼級聯(lián)的方案。為提高系統(tǒng)的傳輸速率，使用了正交相移鍵控(Quadrature Phase Shift Keying，QPSK)的調(diào)制方式，系統(tǒng)框圖見圖1。

圖1 SC-FDE 系統(tǒng)框圖

1.2 系統(tǒng)幀結(jié)構(gòu)

單載波頻域均衡系統(tǒng)中使用的數(shù)據(jù)幀結(jié)構(gòu)是基于獨(dú)特字(Unique Word，UW)的幀結(jié)構(gòu)，接收端使用UW 完成幀同步、信道估計(jì)、循環(huán)前綴的功能。而作為UW 的序列應(yīng)該滿足在時(shí)域上和頻域上均具有較小的起伏。常用的UW 字有Newsman 序列、Frank-Zadoff 序列等。本文使用的是偽疊加序列(Zadoff-Chu)序列，其定義為：

式中：N 表示序列長度；r 是與N 互質(zhì)的正整數(shù)；q 取任意值。

Zadoff-Chu 序列的算法在各種信道環(huán)境下的性能都很優(yōu)越，Zadoff-Chu 序列具有良好的周期自相關(guān)和互相關(guān)特性，其幅值恒定，并且具有傅里葉變換保持特性。

系統(tǒng)傳輸幀由2 個(gè)完全相同的64 位Zadoff-Chu 序列和1 920 個(gè)數(shù)據(jù)位構(gòu)成，見圖2。每一幀起始位置的2 段Zadoff-Chu序列用來充當(dāng)循環(huán)前綴，完成幀同步、信道估計(jì)、噪聲估計(jì)等功能。數(shù)據(jù)幀連續(xù)傳輸[9]。

圖2 系統(tǒng)幀結(jié)構(gòu)

圖3 三態(tài)同步圖示

2 寬帶單載波頻域均衡系統(tǒng)中關(guān)鍵技術(shù)

2.1 幀同步與頻偏估計(jì)

本設(shè)計(jì)利用UW 完成幀同步，對接收到的每一幀頭部的2 段64 位Zadoff-Chu 序列與本地的Zadoff-Chu 序列做相關(guān)運(yùn)算，由于序列自相關(guān)特性，會(huì)得到一對相關(guān)峰(理想情況)或一對主峰和若干對副峰(存在多徑)。根據(jù)相關(guān)峰完成峰值搜索，最終完成信號幀同步[10]。

幀同步采用有限狀態(tài)機(jī)設(shè)計(jì)完成。狀態(tài)機(jī)的實(shí)現(xiàn)采用了基于搜索態(tài)-同步態(tài)-保護(hù)態(tài)的三態(tài)同步機(jī)制，見圖3。

頻偏估計(jì)同樣采用搜索到的相關(guān)峰來完成，假設(shè)載波頻偏為Δf，每幀有N 個(gè)符號，每個(gè)符號的周期為T。設(shè)當(dāng)前幀的主相關(guān)峰為p(n)，前一幀的主相關(guān)峰為p(n–1)，則2 個(gè)主峰的相位差滿足：

式中：Δφ 表示相位差；arctan 表示取反正切角； p*表示取 p 的共軛值。
載波的頻偏為：

式中：Re[]表示取復(fù)數(shù)的實(shí)部；Im[]表示取復(fù)數(shù)的虛部。

由于相偏相對較小，實(shí)際設(shè)計(jì)中可以只使用虛部完成計(jì)算，以降低復(fù)雜度。設(shè)計(jì)幀長度為2 048 位，故采用本方法所能糾正的最大頻偏為：
。

同步與頻偏估計(jì)的實(shí)現(xiàn)框圖見圖4。

圖4 同步與頻偏估計(jì)

2.2 信道估計(jì)和均衡

3 FPGA 實(shí)現(xiàn)與測試

3.1 FPGA 實(shí)現(xiàn)

系統(tǒng)在XILINX 的xc4vlx160 上完成設(shè)計(jì)驗(yàn)證、調(diào)試和實(shí)際測試。系統(tǒng)實(shí)際測試見圖5，一臺(tái)電腦與安捷倫E4438C 相連接，通過matlab 設(shè)計(jì)發(fā)射機(jī)控制矢量信號發(fā)生器產(chǎn)生發(fā)射波形。發(fā)射機(jī)設(shè)計(jì)載波頻率為137.5 MHz，符號速率為27.5 Mbps，系統(tǒng)采用QPSK 調(diào)制來增加傳信率。信道編碼模塊使用碼率為1/2 的卷積碼與(239，223)RS碼級聯(lián)的方式。E4438C 的RF 端口連接到硬件平臺(tái)的ADC 接口，通過示波器和另一臺(tái)電腦上安裝的chipscope觀測接收機(jī)的各項(xiàng)信息，完成驗(yàn)證和測試。系統(tǒng)接收機(jī)主要由以下幾部分構(gòu)成：模擬前端、頻偏估計(jì)、幀同步、頻域信道估計(jì)和均衡、信道譯碼。

圖5 系統(tǒng)實(shí)際測試

圖6 頻域信道估計(jì)和均衡

頻域信道估計(jì)和均衡是系統(tǒng)中較復(fù)雜的部分，涉及到FFT、IFFT、除法器、乘法器、RAM、ROM 等XILINX IP 核。硬件實(shí)現(xiàn)結(jié)構(gòu)見圖6。均衡時(shí)，需要對接收幀做2 048 點(diǎn)的FFT 和IFFT，這導(dǎo)致系統(tǒng)硬件開銷和時(shí)間開銷很大，難以滿足實(shí)時(shí)處理的要求，因此采用乒乓操作的結(jié)構(gòu)，配置FFT 核為基4 突發(fā)模式。此舉雖然增加了硬件開銷，但能夠滿足處理的時(shí)間需求。此外，鑒于除法器的硬件開銷很大，在設(shè)計(jì)上使用查找表的方法將除法器轉(zhuǎn)化為ROM+乘法器的結(jié)構(gòu)來節(jié)省資源。

在多徑能量–3 dB、延時(shí)30 個(gè)符號的信道條件下均衡前后實(shí)際系統(tǒng)星座圖對比如圖7(a)和圖7(b)。圖中能明顯看出均衡后信號的星座點(diǎn)匯聚成4 個(gè)點(diǎn)。

圖7 均衡前后星座圖對比

經(jīng)過信道均衡后的數(shù)據(jù)已經(jīng)可以作為接收數(shù)據(jù)，但為了獲得更高的系統(tǒng)性能，均衡后的數(shù)據(jù)還要經(jīng)過信道譯碼模塊。系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)了Viterbi 譯碼器和GF(28)域中任意長度下糾正8 或4 個(gè)錯(cuò)誤的RS 譯碼器，本文不再詳細(xì)介紹。

3.2 測試結(jié)果

系統(tǒng)在硬件平臺(tái)上完成實(shí)測驗(yàn)證，使用Agilent E4438C 信號源獲得發(fā)射信號，發(fā)射波形由matlab 編寫配置文件來完成，接收端設(shè)計(jì)誤碼率統(tǒng)計(jì)模塊統(tǒng)計(jì)系統(tǒng)性能。系統(tǒng)共占用FPGA 資源40 344 個(gè)Slice，占總量的29%。

測試環(huán)境下信道包含1 條主徑和1 條多徑，多徑能量為–3 dB，分別測試信噪比為10 dB,9 dB,8 dB,7 dB,6.5 dB，沒有多徑及多徑時(shí)延為10,20,30,40,50 個(gè)符號時(shí)的誤碼率情況，每種條件測試2.048×107 個(gè)數(shù)據(jù)，獲得均衡后、Viterbi 譯碼后、RS 譯碼后的誤碼率統(tǒng)計(jì)見表1、表2、表3。

表中第1 列表示RSN，第1 行表示時(shí)延(Time Delay，TD)，以延時(shí)符號個(gè)數(shù)為單位。
由表1 可以看出，隨著信噪比的下降，均衡后誤碼率會(huì)有較大變化，當(dāng)信噪比下降到6.5 dB 時(shí)，誤碼率達(dá)到10-2 量級；隨著多徑時(shí)延的增大，誤碼率略有提高。對比表1 和表2 可以看出，在總體趨勢保持基本一致的情況下Viterbi 譯碼后，除6.5 dB 下時(shí)延40 個(gè)和50 個(gè)符號的情況之外，誤碼率下降到10-4 量級，這說明Viterbi譯碼有效地糾正了均衡后系統(tǒng)的錯(cuò)誤。對比表3，RS 譯碼后在信噪比為7 dB 以上時(shí)，除去時(shí)延50 個(gè)符號的情況下，誤碼率下降到10-6 量級，即使在6.5 dB 的情況下，也能達(dá)到10-4 量級，顯然性能又有顯著的提升。

4 結(jié)論

本文設(shè)計(jì)了寬帶單載波頻域均衡系統(tǒng)并完成FPGA 實(shí)現(xiàn)。實(shí)現(xiàn)了137.5 MHz 載波下27.5 Mbps 的碼元傳輸速率，并在MMSE 準(zhǔn)則下完成頻域均衡，此外添加了卷積碼和RS 碼級聯(lián)編譯碼。最終在Virtix-4 芯片上實(shí)現(xiàn)整個(gè)系統(tǒng)，并分別對均衡后、Viterbi 譯碼、RS 譯碼后的誤碼率性能做了統(tǒng)計(jì)和對比，測試結(jié)果表明本系統(tǒng)可以很好地實(shí)現(xiàn)寬帶單載波通信。