用GC1012B構(gòu)建可編程數(shù)字無線電接收機(jī)

?? 摘要：介紹了數(shù)字下變頻器CCl012B，并使用這款芯片構(gòu)建了一個(gè)可編程數(shù)字無線電結(jié)構(gòu)的OFDM[1]傳輸系統(tǒng)的接收機(jī)。

現(xiàn)代寬帶無線電接收機(jī)越來越強(qiáng)調(diào)硬件平臺(tái)的數(shù)字化和可編程性，在向軟件無線電邁進(jìn)的過程中，這一點(diǎn)顯得尤為突出。可編程數(shù)字無線電PDR(programmable digital radio)的概念即是在這一背景下提出的，是指以帶通采樣、多速率信號(hào)處理及數(shù)字下變頻技術(shù)等為理論基礎(chǔ)，利用可編程器件CPLD、FPGA及DSP靈活的可重構(gòu)性及強(qiáng)大的數(shù)字處理能力構(gòu)建的數(shù)字化、可編程的無線電硬件平臺(tái)。PDR結(jié)構(gòu)的硬件平臺(tái)通常具有富裕的帶寬和良好的實(shí)時(shí)性。在WCDMA、WLAN等寬帶系統(tǒng)的接收機(jī)中，這種結(jié)構(gòu)被廣泛采納。

數(shù)字下變頻技術(shù)是PDR中一項(xiàng)核心技術(shù)。其作用在于對(duì)A／D之后的數(shù)字信號(hào)進(jìn)行頻譜搬移，并與頻譜翻轉(zhuǎn)、抽取、濾波等信號(hào)處理相結(jié)合，達(dá)到下變頻及分離頻譜成分的目的。數(shù)字下變頻之后的信號(hào)通常為降速率的基帶信號(hào)。

圖1

??? 數(shù)字下變頻器由數(shù)字混頻器、數(shù)字控制振蕩器、低通濾波器三部分組成。從工作原理上講，數(shù)字下變頻與模擬下變頻相同，即輸入一個(gè)信號(hào)與一個(gè)本地振蕩信號(hào)作乘法運(yùn)算。但是由于數(shù)字下變頻器使用數(shù)字本振，其變頻精度和分辨率可以很高，如GCl012B的頻率分辨率為0．1Hz。DDC的頻率步進(jìn)、頻率間隔等具有理想的性能，另外，其控制和修改較容易，這些都是模擬下變頻器難以比擬的。

本文使用數(shù)字下變頻器GCl012B構(gòu)建了一個(gè)PDR結(jié)構(gòu)的OFDM傳輸系統(tǒng)接收機(jī)。

1 系統(tǒng)設(shè)計(jì)

在待設(shè)計(jì)的接收機(jī)中，接收信號(hào)為70MHz中頻、10MHz帶寬的OFDM信號(hào)。不同于傳統(tǒng)接收機(jī)結(jié)構(gòu)對(duì)70MHz中頻信號(hào)模擬下變頻然后進(jìn)行采樣的做法，在PDR結(jié)構(gòu)的接收機(jī)中，直接在中頻上進(jìn)行采樣，采樣頻率為80MHz，然后對(duì)采樣后的信號(hào)進(jìn)行數(shù)字下變頻和4倍的抽取濾波，得到速率為20M Baud的基帶信號(hào)，送至DSP、FPGA部分解調(diào)。降速率的目的在于減輕DSP及FPGA的運(yùn)算負(fù)荷。電路結(jié)構(gòu)如圖1所示。

2 GCl012B及其配置

自Graychip公司(現(xiàn)已被TI收購(gòu))推出了世界上第一款數(shù)字下變頻ASIC以來，目前許多公司都開發(fā)了數(shù)字下變頻芯片，比較著名的還有Harris(1999年已更名為Intersil)、ADI和Stanford Telecom等。

電路中使用的數(shù)字下變頻器是Graychip公司的GCl012B。GCl012B為3．3V電源供電CMOS器件，輸入信號(hào)最高采樣率100MHz，帶寬50MHz。GCl012B不兼容5V電平，不可將5V電乎的信號(hào)直接接到其任何管腳上，否則將損壞器件。內(nèi)部模塊包括數(shù)控振蕩器、數(shù)字混頻器、可變速率抽取低通濾波器、可調(diào)增益放大器、數(shù)據(jù)格式選擇模塊等。通過微處理器接口對(duì)內(nèi)部寄存器進(jìn)行配置可以改變芯片的工作狀態(tài)。其結(jié)構(gòu)如圖2所示。

圖2

??? 該芯片為120管腳QFP封裝，在3．3V電源供電、70MHz信號(hào)輸入的情況下功耗約為900mW。其動(dòng)態(tài)范圍達(dá)75dB以上，頻率分辨率0．1Hz，增益調(diào)節(jié)步進(jìn)為0．03dB。芯片的輸出模式有實(shí)數(shù)、復(fù)數(shù)兩種選擇。設(shè)置為實(shí)數(shù)模式時(shí)，僅在I端口輸出數(shù)據(jù)；設(shè)置為復(fù)數(shù)模式時(shí)，輸出I、Q兩路正交數(shù)據(jù)。輸人數(shù)據(jù)寬度為12位，輸出數(shù)據(jù)寬度為16位。

GCl012B的工作狀態(tài)由內(nèi)部寄存器中的控制字確定。系統(tǒng)上電時(shí)，可以使用單片機(jī)通過與GCl012B的微處理器接口配置。調(diào)諧頻率／由28bit的FREQ按(1)式確定，其中fs為輸入信號(hào)的采樣頻率。

在本系統(tǒng)中，采樣頻率為80MHz，調(diào)諧頻率值為10MHz，所以FREQ：(2000000)HEX。GCl012B按照SS#信號(hào)同步數(shù)據(jù)與狀態(tài)字，變頻至基帶，進(jìn)行4倍抽取并翻轉(zhuǎn)頻譜，以復(fù)數(shù)形式輸出I、Q兩路數(shù)據(jù)。

頻譜變換過程如圖3所示，其中F表示模擬頻率，即信號(hào)的實(shí)際頻率，f表示數(shù)字頻率，即經(jīng)采樣頻率歸一化的頻率。對(duì)中心頻率為70MHz、帶寬為10MHz的模擬信號(hào)(如圖3(a)所示)以80MHz頻率采樣，得到幅頻特性如圖3(b)所示的信號(hào)，該信號(hào)由采樣前信號(hào)以80MHz為周期延拓得到，圖中只畫出了信號(hào)頻譜的主周期。圖3(c)繪出了數(shù)字下變頻后的信號(hào)，信號(hào)頻譜左移10MHz。經(jīng)低通濾波后只保留零頻附近的信號(hào)，如圖3(d)所示。為保證信號(hào)經(jīng)4倍抽取后頻譜無混疊，必須設(shè)置低通濾波的數(shù)字帶寬為1/16。4倍抽取后的信號(hào)如圖3(e)所示，可以看到信號(hào)的數(shù)字頻譜展寬了4倍。注意到在對(duì)信號(hào)采樣時(shí)信號(hào)的正頻域頻譜發(fā)生反轉(zhuǎn)，因此將抽取后的頻譜再反轉(zhuǎn)一次，恢復(fù)出OFDM基帶頻譜，如圖3(f)所示。

圖3

??? 接收機(jī)中的核心處理部分DSP和FPGA接收到速率降為20M Baud的基帶信號(hào)后，對(duì)信號(hào)進(jìn)行同步、信道估計(jì)、均衡及解調(diào)，從而完成了接收機(jī)功能。

數(shù)字下變頻技術(shù)是構(gòu)建可編程數(shù)字無線電結(jié)構(gòu)的接收機(jī)的一項(xiàng)關(guān)鍵技術(shù)。它使得寬帶信號(hào)在中頻上的帶通采樣得到實(shí)際應(yīng)用，系統(tǒng)關(guān)心的信號(hào)的頻譜可以精確地從采樣信號(hào)中分離并下變頻至基帶。