電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>RF/無線>用于無線基礎(chǔ)設(shè)備中數(shù)據(jù)轉(zhuǎn)換器和低成本FPGA的JESD204

用于無線基礎(chǔ)設(shè)備中數(shù)據(jù)轉(zhuǎn)換器和低成本FPGA的JESD204

收藏

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴

評論

查看更多

相關(guān)推薦

數(shù)字接口至轉(zhuǎn)換器的業(yè)界標(biāo)準(zhǔn)——JESD204

隨著轉(zhuǎn)換器分辨率和速度的提高,對于效率更高的接口的需求也隨之增長。JESD204接口可提供這種高效率,較之其前代互補金屬氧化物半導(dǎo)體(CMOS)和低壓差分信號(LVDS)產(chǎn)品在速度、尺寸和成本方面
2020-11-24 14:41:402042

寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用的JESD204B與串行LVDS接口考量

開發(fā)串行接口業(yè)界標(biāo)準(zhǔn)JESD204A/JESD204B的目的在于解決以高效省錢的方式互連最新寬帶數(shù)據(jù)轉(zhuǎn)換器與其他系統(tǒng)IC的問題。
2021-11-01 11:24:165783

66AK2L06 JESD實現(xiàn)與寬帶ADC和DAC的連接包括BOM及原理圖

描述此參考設(shè)計適用于目前使用 FPGA 或 ASIC 連接到高速數(shù)據(jù)轉(zhuǎn)換器、需要在縮短上市時間的同時提高性能并顯著降低成本、功耗和尺寸的開發(fā)人員,其中包含集成了 JESD204B 接口和數(shù)
2018-09-19 09:03:22

FPGA高速數(shù)據(jù)采集設(shè)計之JESD204B接口應(yīng)用場景

、什么是JESD204B協(xié)議該標(biāo)準(zhǔn)描述的是轉(zhuǎn)換器與其所連接的器件(一般為FPGA和ASIC)之間的數(shù)GB級串行數(shù)據(jù)鏈路,實質(zhì)上,具有高速并串轉(zhuǎn)換的作用。2、使用JESD204B接口的原因a.不用再使用數(shù)據(jù)接口時鐘
2019-12-04 10:11:26

FPGA高速數(shù)據(jù)采集設(shè)計之JESD204B接口應(yīng)用場景

與更低的封裝成本JESD204B不僅采用8b10b編碼技術(shù)串行打包數(shù)據(jù),而且還有助于支持高達12.5Gbps的數(shù)據(jù)速率。顯著減少數(shù)據(jù)轉(zhuǎn)換器FPGA上所需的引腳數(shù),從而可幫助縮小封裝尺寸,降低封裝成本
2019-12-03 17:32:13

JESD204 v5.2約束使用生成的dcp構(gòu)建邏輯計時失敗

大家好,我正在嘗試在kintex-7 FPGA構(gòu)建一個運行速度為5Gbps的JESD204B ADC和DAC接口。根據(jù)產(chǎn)品指南文檔,我在vivado 2014.1生成了發(fā)送和接收內(nèi)核,更新了
2018-10-19 14:37:42

JESD204B 串行鏈路的均衡器優(yōu)化

`描述采用均衡技術(shù)可以有效地補償數(shù)據(jù)轉(zhuǎn)換器JESD204B 高速串行接口中的信道損耗。此參考設(shè)計采用了 ADC16DX370 雙 16 位 370 MSPS 模數(shù)轉(zhuǎn)換器 (ADC),該轉(zhuǎn)換器利用
2015-05-11 10:40:44

JESD204B的確定延遲到底是什么? 它是否就是轉(zhuǎn)換器的總延遲?

什么是8b/10b編碼,為什么JESD204B接口需使用這種編碼?怎么消除影響JESD204B鏈路傳輸?shù)囊蛩兀?b class="flag-6" style="color: red">JESD204B的確定延遲到底是什么? 它是否就是轉(zhuǎn)換器的總延遲?JESD204B如何使用結(jié)束位?結(jié)束位存在的意義是什么?如何計算轉(zhuǎn)換器的通道速率?什么是應(yīng)用層,它能做什么?
2021-04-13 06:39:06

JESD204B轉(zhuǎn)換器的確定性延遲解密

數(shù)據(jù)。不僅兩個有源器件在這種延遲計 算作為函數(shù)使用,與兩個器件接口的空間信號路由也將 作為函數(shù)參與計算。這意味著每條鏈路的確定性延遲在多 轉(zhuǎn)換器系統(tǒng),可能較大或較小,具體取決于JESD204B通 道
2018-10-15 10:40:45

JESD204B串行接口時鐘的優(yōu)勢

的時鐘規(guī)范,以及利用TI 公司的芯片實現(xiàn)其時序要求。1. JESD204B 介紹1.1 JESD204B 規(guī)范及其優(yōu)勢 JESD204 是基于SerDes 的串行接口標(biāo)準(zhǔn),主要用于數(shù)模轉(zhuǎn)換器和邏輯器件
2019-06-19 05:00:06

JESD204B協(xié)議介紹

在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時,我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。此外,我還在 E2E 上的該
2022-11-21 07:02:17

JESD204B協(xié)議有什么特點?

在使用最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時,我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。那么在解決 ADC 至 FPGA
2021-04-06 06:53:56

JESD204B接口標(biāo)準(zhǔn)信息理解

的簡單介紹能幫助您緩解這種不適。您是否希望進一步了解 JESD204B 的優(yōu)勢?我在這里列出了一些其它資源:向 JESD204B 過渡時您需要知道些什么(白皮書)JESD204B:適合你嗎(博客文章)高速數(shù)據(jù)轉(zhuǎn)換器JESD204B 與 LVDS(博客文章)更多 JESD204B 博客文章
2018-09-13 14:21:49

JESD204B的優(yōu)勢

的是 JESD204B 接口將如何簡化設(shè)計流程。與 LVDS 及 CMOS 接口相比,JESD204B 數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)可提供一些顯著的優(yōu)勢,包括更簡單的布局以及更少的引腳數(shù)。因此它能獲得工程師
2022-11-23 06:35:43

JESD204B的常見疑問解答

JESD204發(fā)布版。 問:我為轉(zhuǎn)換器分配的JESD204B通道在系統(tǒng)板上無法順利路由至FPGA。交叉對太多,非常容易受串?dāng)_影響。能否重新映射JESD204B的通道分配,改善布局? 答:雖然轉(zhuǎn)換器
2024-01-03 06:35:04

JESD204B的系統(tǒng)級優(yōu)勢

FPGA 協(xié)作。他們特別感興趣的是 JESD204B 接口將如何簡化設(shè)計流程。與 LVDS 及 CMOS 接口相比,JESD204B 數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)可提供一些顯著的優(yōu)勢,包括更簡單的布局以及更少
2018-09-18 11:29:29

JESD204C標(biāo)準(zhǔn)值得注意的新特性

JESD204C入門系列的 第1部分 ,通過描述它解決的一些問題,對JESD204標(biāo)準(zhǔn)的新版本進行了說明。通過描述新的術(shù)語和特性來總結(jié)B和C版本標(biāo)準(zhǔn)之間的差異,然后逐層概述這些差異。因為第1部分已經(jīng)奠定了理解基礎(chǔ),現(xiàn)在我們來進一步研究一下JESD204C標(biāo)準(zhǔn)幾個更值得注意的新特性。
2020-12-28 06:15:45

JESD204C的標(biāo)準(zhǔn)和新變化

的時間內(nèi)處理更多信息。相應(yīng)地,對快速增長的高帶寬進行測試與分析便意味著需要使用速度更快、容量更大的電子測試設(shè)備?! ?b class="flag-6" style="color: red">數(shù)據(jù)不斷增長的需求導(dǎo)致JEDEC固態(tài)技術(shù)協(xié)會需要引入新的 JESD204 標(biāo)準(zhǔn),以實現(xiàn)
2021-01-01 07:44:26

JESD204不允許生成比特流

我們購買了兩個評估套件:ZC706和ARDV9371,將它們連接在一起?,F(xiàn)在我們要修改從ADI獲得的FPGA代碼。我已經(jīng)安裝了ZC706的許可證,后來又安裝了JESD204的評估許可證(見附件
2019-01-02 14:53:44

JESD204接口簡介

數(shù)模轉(zhuǎn)換器(DAC);本文將集中探討其在模數(shù)轉(zhuǎn)換器的應(yīng)用。JESD204(2006)2006年4月, JESD204最初版本發(fā)布。該版本描述了轉(zhuǎn)換器和接收(通常是FPGA或ASIC)之間數(shù)Gb的串行數(shù)據(jù)
2019-05-29 05:00:03

JESD204標(biāo)準(zhǔn)解析

(通常是FPGA或ASIC)之間幾個G比特的串行數(shù)據(jù)鏈路。在JESD204的最初版本,串行數(shù)據(jù)鏈路被定義為一個或多個轉(zhuǎn)換器和接收之間的單串行通道。圖1給出了圖形說明。圖中的通道代表M個轉(zhuǎn)換器和接收
2019-06-17 05:00:08

JESD204評估許可證問題

嗨,我正在使用ISE14.6和Vivado 2013.2并且我曾要求獲得JESD204的評估許可證,當(dāng)我將許可證映射到VIvado時,我也得到了相同的結(jié)果,JESD204 LogicIP核心未突出
2020-03-11 06:05:53

數(shù)據(jù)轉(zhuǎn)換器串行接口JEDEC標(biāo)準(zhǔn)十問十答

。 問:我為轉(zhuǎn)換器分配的JESD204B通道在系統(tǒng)板上無法順利路由至FPGA。交叉對太多,非常容易受串?dāng)_影響。能否重新映射JESD204B的通道分配,改善布局?答:雖然轉(zhuǎn)換器JESD204
2018-12-10 09:44:59

用于AD9680-LF1000 14位,1000 MSPS JESD204B雙通道模數(shù)轉(zhuǎn)換器的評估板

AD9680-LF1000EBZ,用于AD9680-LF1000 14位,1000 MSPS JESD204B,雙通道模數(shù)轉(zhuǎn)換器的評估板。該參考設(shè)計提供了在各種模式和配置下運行ADC所需的所有支持
2019-03-28 07:21:47

AD9683的引腳如何與zynq 7015芯片中的JESD204 ip核端口對應(yīng)相連?

目前,我在設(shè)計想使用ZYNQ 7015系列的FPGA,利用JESD204 IP核接收A/D轉(zhuǎn)換器AD9683轉(zhuǎn)換完成后的數(shù)據(jù)。但是JESD204 IP核的端口很多,我不知道應(yīng)該如何將AD9683
2023-12-15 07:14:52

NXP高速轉(zhuǎn)換器與Xilinx FPGA實現(xiàn)互通會產(chǎn)生哪些影響?

恩智浦半導(dǎo)體(NXP Semiconductors)近日宣布,其推出的支持JESD204A標(biāo)準(zhǔn)的CGV? 系列數(shù)據(jù)轉(zhuǎn)換器,與Xilinx? 高性能Virtex?-6 FPGA低成本Spartan
2019-08-09 06:08:11

R_10002_JEDEC_JESD204A數(shù)據(jù)轉(zhuǎn)換器接口技術(shù)分析

R_10002_JEDEC_JESD204A數(shù)據(jù)轉(zhuǎn)換器接口技術(shù)分析
2012-08-14 12:22:22

兩個轉(zhuǎn)換器同步方法和整合多個轉(zhuǎn)換器

校正時序不匹配;另外一種使用通常稱為時間戳的方法。記住,這兩種方法都是AD9625設(shè)計部分的JESD204B子類1的特性。在本文中,時間戳方法將是重點,因為無需測量每個轉(zhuǎn)換器到每個FPGA的時間延遲
2018-09-03 14:48:59

串行LVDS和JESD204B的對比

的應(yīng)用,數(shù)據(jù)轉(zhuǎn)換器接口已成為滿足所需系統(tǒng)性能的制約因素。圖3 – 使用并行CMOS或LVDS帶來的系統(tǒng)設(shè)計與互連的挑戰(zhàn)JESD204B概述JESD204數(shù)據(jù)轉(zhuǎn)換器串行端口標(biāo)準(zhǔn)由JEDEC固態(tài)技術(shù)協(xié)會
2019-05-29 05:00:04

為什么JESD204內(nèi)核不使用GTX通道綁定功能來對齊通道?

為什么JESD204內(nèi)核不使用GTX通道綁定功能來對齊通道?我試圖從AD接收數(shù)據(jù),AD使用JESD204B協(xié)議傳輸數(shù)據(jù)。我的計劃是使用GTX核心并自己編寫JESD部分。我的項目需要兩個車道,我在初始
2020-08-18 10:03:51

為什么我們要重視JESD204?

JESD204是什么?JESD204標(biāo)準(zhǔn)解析,為什么我們要重視它?
2021-04-13 06:14:53

JESD204B subclass1來討論時鐘的時序需要以及TI時鐘芯片方案的實現(xiàn)

JESD204B就顯得極其重要。下圖是典型的JESD204B系統(tǒng)的系統(tǒng)連接: Device Clock是器件工作的主時鐘,一般在數(shù)模轉(zhuǎn)換器里為其采樣時鐘或者整數(shù)倍頻的時鐘,其協(xié)議本身的幀和多幀的時鐘
2019-12-17 11:25:21

在Xilinx FPGA上快速實現(xiàn)JESD204B

Haijiao Fan簡介JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器(ADC和DAC)和邏輯器件的高速串行接口,該標(biāo)準(zhǔn)的 B 修訂版支持高達 12.5 Gbps串行數(shù)據(jù)速率,并可確保 JESD204 鏈路
2018-10-16 06:02:44

基于高速串行數(shù)字技術(shù)的JESD204B鏈路延時設(shè)計

描述JESD204B 鏈路是數(shù)據(jù)轉(zhuǎn)換器數(shù)字接口的最新趨勢。這些鏈路利用高速串行數(shù)字技術(shù)提供很大的益處(包括增大的信道密度)。此參考設(shè)計解決了其中一個采用新接口的挑戰(zhàn):理解并設(shè)計鏈路延遲。一個示例實現(xiàn)
2018-11-21 16:51:43

如何去實現(xiàn)JESD204B時鐘?

JESD204B數(shù)模轉(zhuǎn)換器的時鐘規(guī)范是什么?JESD204B數(shù)模轉(zhuǎn)換器有哪些優(yōu)勢?如何去實現(xiàn)JESD204B時鐘?
2021-05-18 06:06:10

如何對系統(tǒng)進行最佳建模

FPGA資源,同時還可針對每種特定用途進行定制。另一個優(yōu)點是實現(xiàn)JESD204鏈接僅需數(shù)小時或數(shù)天,而非數(shù)周或數(shù)月的時間?! ?b class="flag-6" style="color: red">設(shè)備模型  隨著直接射頻(RF)采樣和超快SerDes與高速數(shù)據(jù)轉(zhuǎn)換器
2021-01-07 17:37:46

如何讓JESD204B在FPGA上工作?FPGA對于JESD204B需要多少速度?

的模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)支持最新的JESD204B串行接口標(biāo)準(zhǔn),出現(xiàn)了FPGA與這些模擬產(chǎn)品的最佳接口方式問題。FPGA一直支持千兆串行/解串(SERDES)收發(fā)。然而在過去,大多數(shù)ADC
2021-04-06 09:46:23

如何采用系統(tǒng)參考模式設(shè)計JESD204B時鐘

LMK04821系列器件為該話題提供了很好的范例研究素材,因為它們是高性能的雙環(huán)路抖動清除,可在具有器件和SYSREF時鐘的子類1時鐘方案里驅(qū)動多達七個JESD204B轉(zhuǎn)換器或邏輯器件。圖1是典型
2022-11-18 06:36:26

寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用的JESD204B與串行LVDS接口考量

時序一致數(shù)據(jù)通道和通道同步的支持。這種增強使得使用更高帶寬的數(shù)據(jù)轉(zhuǎn)換器和多路同步數(shù)據(jù)轉(zhuǎn)換器通道成為可能,并且對用于蜂窩基站的無線基礎(chǔ)設(shè)施收發(fā)尤為重要。JESD204A還提供多器件同步支持,這有利于醫(yī)療
2021-11-03 07:00:00

當(dāng)我重置時從jesd204b接收的adc采樣數(shù)據(jù)有時不平滑

你好,有些身體可以幫助我。我使用ultrascale和jesd204 ip(版本7.0,vivado2016.1),adc芯片是TI的ads54j60,lmfs是8224,子類0,線速率是5Gb
2019-04-24 08:27:05

無法在Vivado 2013.4JESD204B v5.1生成比特流

JESD204條目了。許可證服務(wù)上是否有與我看到的許可證版本日期沖突的信息?我得到的印象是,此錯誤僅適用于我們沒有的模擬許可證。任何人都可以確認核心是否過期,如何檢查?謝謝,特雷弗以上來自于谷歌翻譯以下為原文
2018-12-10 10:39:23

淺析高速轉(zhuǎn)換器轉(zhuǎn)FPGA串行接口

版。2006年4月, JESD204最初版本發(fā)布。該版本描述了轉(zhuǎn)換器和接收(通常是FPGA或ASIC)之間數(shù)Gb的串行數(shù)據(jù)鏈路。在最初版本,串行數(shù)據(jù)鏈路被定義為一個或多個轉(zhuǎn)換器和接收之間的單串行
2018-12-25 09:27:33

測試JESD204無法正常工作

你好,我試圖僅在測試模式下測試JESD204B v6.2:001:無限期地發(fā)送/接收/K28.5/但首先在desing塊中有一個錯誤:[BD 41-967] AXI接口引腳/ jesd204
2019-04-19 13:06:30

請問AD9683的引腳如何與zynq 7015芯片中的 JESD204 ip核端口對應(yīng)相連?

。目前,我在設(shè)計想使用ZYNQ 7015系列的FPGA,利用JESD204 IP核接收A/D轉(zhuǎn)換器AD9683轉(zhuǎn)換完成后的數(shù)據(jù)。但是JESD204 IP核的端口很多,我不知道應(yīng)該如何將AD9683
2018-09-05 11:45:31

高速數(shù)據(jù)轉(zhuǎn)換器與基帶處理連接的寬帶接收系統(tǒng)設(shè)計

特色信號處理易于通過 JESD204B 集成到數(shù)據(jù)轉(zhuǎn)換器當(dāng)連接至 ADC32RF80 時,可用帶寬為兩個 75MHz 通道或單個 100MHz 通道適用于濾波、下采樣或上采樣的 DFE 處理:用于
2018-09-20 09:07:06

ADI推出支持JESD204A 數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)的AD

Analog Devices, Inc. (ADI)推出一對支持 JESD204A 數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)的低功耗、高速14位 ADC(模數(shù)轉(zhuǎn)換器)AD9644 和 AD9641。JESD204A 標(biāo)準(zhǔn)允許高速通信和數(shù)據(jù)采集系統(tǒng)的設(shè)計人員在延長傳
2010-08-06 09:29:06916

工程師,為什么要關(guān)注JESD204

電子發(fā)燒友網(wǎng)訊:目前有一種新型的轉(zhuǎn)換器接口正處于穩(wěn)步上升的階段,根據(jù)其發(fā)展形勢,將來它或許會成為首選的轉(zhuǎn)換器協(xié)議,那就是JESD204。這種接口在幾年前就已經(jīng)推出了,在經(jīng)過
2012-08-07 11:48:543367

ADI公司和Xilinx聯(lián)手實現(xiàn)JEDEC JESD204B互操作性

JESD204 LogiCORE? IP和ADI AD9250模數(shù)高速數(shù)據(jù)轉(zhuǎn)換器之間的JESD204B實現(xiàn)互操作。實現(xiàn)邏輯和數(shù)據(jù)轉(zhuǎn)換器器件之間的JESD204B互操作性,是促進該新技術(shù)廣泛運用的一個重大里程碑。
2013-10-09 11:10:341956

JESD204B FPGA調(diào)試軟件加快高速設(shè)計速度

B Xilinx收發(fā)器調(diào)試工具,可支持312.5Mbps至12.5Gbps的JESD204B數(shù)據(jù)轉(zhuǎn)換器FPGA串行數(shù)據(jù)接口和Xilinx? Inc., 7系列FPGA及Zynq?-7000全可編程SoC。
2013-10-17 16:35:20909

JESD204B解決方案 簡化FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成

Altera公司今天宣布,開始提供多種JESD204B解決方案,設(shè)計用于在使用了最新JEDEC JESD204B標(biāo)準(zhǔn)的系統(tǒng)中簡化Altera FPGA和高速數(shù)據(jù)轉(zhuǎn)換器的集成。很多應(yīng)用都使用了這一接口標(biāo)準(zhǔn),包括雷達、無線射頻前端、醫(yī)療成像設(shè)備、軟件無線電,以及工業(yè)應(yīng)用等。
2014-01-24 10:14:581536

JESD204B協(xié)議概述

在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時,我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。此外,我還在 E2E
2017-04-08 04:48:172131

在Xilinx FPGA上快速實現(xiàn) JESD204B

簡介 JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器(ADC和DAC)和邏輯器件的高速串行接口,該標(biāo)準(zhǔn)的 B 修訂版支持高達 12.5 Gbps串行數(shù)據(jù)速率,并可確保 JESD204 鏈路具有可重復(fù)的確定性延遲
2017-04-12 10:22:1114645

如何在Xilinx FPGA上快速實現(xiàn)JESD204B?操作步驟詳細說明

JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器(ADC和DAC)和邏輯器件的高速串行接口,該標(biāo)準(zhǔn)的 B 修訂版支持高達 12.5 Gbps串行數(shù)據(jù)速率,并可確保 JESD204 鏈路具有可重復(fù)的確定性延遲。隨著
2017-11-17 14:44:166591

關(guān)于JESD204B轉(zhuǎn)換器FPGA匹配的設(shè)計關(guān)鍵點

隨著更多的模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)支持最新的JESD204B串行接口標(biāo)準(zhǔn),出現(xiàn)了FPGA與這些模擬產(chǎn)品的最佳接口方式問題。FPGA供應(yīng)商多年來一直支持千兆串行/解串(SERDES
2017-11-18 01:48:021277

FPGA通用接口JESD204轉(zhuǎn)換器接口標(biāo)準(zhǔn)詳解

的使用率正在穩(wěn)步上升,并且有望成為未來轉(zhuǎn)換器的協(xié)議標(biāo)準(zhǔn)。JESD204接口可提供這種高效率,較之其前代CMOS和LVDS產(chǎn)品在速度、尺寸和成本上更有優(yōu)勢。
2017-11-18 02:36:143195

JESD204B標(biāo)準(zhǔn)及演進歷程

在從事高速數(shù)據(jù)擷取設(shè)計時使用FPGA的人大概都聽過新JEDEC標(biāo)準(zhǔn)「JESD204B」的名號。近期許多工程師均聯(lián)絡(luò)德州儀器,希望進一步了解 JESD204B 接口,包括與FPGA如何互動、JESD204B如何讓他們的設(shè)計更容易執(zhí)行等。本文介紹 JESD204B標(biāo)準(zhǔn)演進,以及對系統(tǒng)設(shè)計工程師有何影響。
2017-11-18 02:57:0113942

JESD204B工作原理及其控制字符詳解

目前,將JESD204B作為高速數(shù)據(jù)轉(zhuǎn)換器首選數(shù)字接口的趨勢如火如荼。JESD204接口于2006年首次發(fā)布,2008年改版為JESD204A,2011年8月再改版為目前的JESD204
2017-11-18 06:07:0113943

JESD204B在時鐘方面的設(shè)計及其驗證實現(xiàn)

規(guī)范,以及利用TI 公司的芯片實現(xiàn)其時序要求。 1. JESD204B 介紹 1.1 JESD204B 規(guī)范及其優(yōu)勢 JESD204 是基于SerDes 的串行接口標(biāo)準(zhǔn),主要用于數(shù)模轉(zhuǎn)換器和邏輯器件之間
2017-11-18 08:00:011831

FPGA 的高速數(shù)據(jù)采集設(shè)計之JESD204B部分詳解

的是 JESD204B 接口將如何簡化設(shè)計流程。 與 LVDS 及 CMOS 接口相比,JESD204B 數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)可提供一些顯著的優(yōu)勢,包括更簡單的布局以及更少的引腳數(shù)。因此它能獲得工程師的青睞和關(guān)注也就不足為奇了,它具備如下系統(tǒng)級優(yōu)勢: 更小的封裝尺寸與更低的封裝成本。
2017-11-18 08:36:013155

針對高速數(shù)據(jù)轉(zhuǎn)換器的最新高速JESD204B標(biāo)準(zhǔn)帶來了驗證挑戰(zhàn)

的主要價值在于,它能夠可靠地增加轉(zhuǎn)換器和邏輯器件(比如FPGA或ASIC)之間的數(shù)據(jù)傳輸帶寬。 與任何新接口一樣,JESD204B同樣帶來了新的挑戰(zhàn)。
2017-11-18 18:57:162789

采用JESD204標(biāo)準(zhǔn)的高速串行接口的應(yīng)用

本次研討會視頻將從原始版本到現(xiàn)在的“B”版本簡要介紹JESD204標(biāo)準(zhǔn)。此外,還將介紹與JESD204等高速串行接口相關(guān)的常見“高性能指標(biāo)”。研討會中涉及的話題也適用于使用類似高速串行接口的應(yīng)用。
2019-07-05 06:19:002670

實現(xiàn)JESD204B A/D轉(zhuǎn)換器FPGA設(shè)計的方法和技巧(3.3)

來自ADI公司和Xilinx公司的專家齊聚一堂,共同展示兩種JESD204B A/D轉(zhuǎn)換器至FPGA設(shè)計,同時介紹其實現(xiàn)技巧。
2019-07-03 06:14:001959

JESD204B在A/D轉(zhuǎn)換器FPGA設(shè)計中的作用(3.2)

來自ADI公司和Xilinx公司的專家齊聚一堂,共同講解JESD204B介面標(biāo)準(zhǔn)的重要性,同時介紹它在A/D轉(zhuǎn)換器到FPGA設(shè)計中的作用。
2019-07-03 06:13:001291

使用JESD204B兼容型AD9250 A/D轉(zhuǎn)換器進行快速原型開發(fā)

使用JESD204B兼容型AD9250 A/D轉(zhuǎn)換器進行快速原型開發(fā)。 這款器件隨FMC板提供,同時提供在線軟件和支持,是利用ADI的JESD204B數(shù)據(jù)轉(zhuǎn)換器連接Xilinx Kintex和Virtex FPGA的一種更快、更簡單的方式。
2019-06-25 06:16:002134

兩種JESD204B A/D轉(zhuǎn)換器轉(zhuǎn)FPGA設(shè)置與實現(xiàn)技巧

來自ADI公司和Xilinx公司的專家共同展示兩種JESD204B A/D轉(zhuǎn)換器轉(zhuǎn)FPGA設(shè)置,同時介紹其實現(xiàn)技巧。
2019-06-21 06:01:002084

什么是JESD204B標(biāo)準(zhǔn)為什么需要關(guān)注JESD204B接口

真正的串行接口(稱作JESD204)。JESD204 接口被定義為一種單通道、高速串行鏈路,其使用高達3.125 Gbps 的數(shù)據(jù)速率把單個或者多個數(shù)據(jù)轉(zhuǎn)換器連接至數(shù)字邏輯器件。
2019-05-13 09:16:4212563

什么是JESD204_我們?yōu)槭裁匆P(guān)注它?

一個新的轉(zhuǎn)換器接口正在冉冉升起,期待它會成為未來轉(zhuǎn)換器的首選協(xié)議。JESD204是幾年前推出的新接口,但經(jīng)過修改,成為一個更具吸引力和高效的轉(zhuǎn)換接口。由于轉(zhuǎn)換器的分辨率和速度有所提高,對更高效的接口的需求有所增加。
2019-07-13 09:29:443444

JESD204——它是什么?

2006年4月,JESD204最初版本發(fā)布。該版本描述了轉(zhuǎn)換器和接收器(通常是FPGA或ASIC)之間數(shù)Gb的串行數(shù)據(jù)鏈路。在 JESD204的最初版本中,串行數(shù)據(jù)鏈路被定義為一個或多個轉(zhuǎn)換器和接收器之間的單串行通道。
2021-01-04 16:27:222596

AD9207:12位、6 GSPS、JESD204B/C雙模數(shù)轉(zhuǎn)換器初步數(shù)據(jù)

AD9207:12位、6 GSPS、JESD204B/C雙模數(shù)轉(zhuǎn)換器初步數(shù)據(jù)
2021-03-22 16:52:3813

驗證ADI轉(zhuǎn)換器與Xilinx FPGAJESD204B/C IP的互操作性

驗證ADI轉(zhuǎn)換器與Xilinx FPGAJESD204B/C IP的互操作性
2021-04-09 14:37:5113

LTC2274:16位、105Msps串行輸出ADC(JESD204)數(shù)據(jù)

LTC2274:16位、105Msps串行輸出ADC(JESD204)數(shù)據(jù)
2021-04-28 13:18:4210

AD9697:14位,1300 MSPS,JESD204B,模擬到數(shù)字轉(zhuǎn)換器數(shù)據(jù)Sheet

AD9697:14位,1300 MSPS,JESD204B,模擬到數(shù)字轉(zhuǎn)換器數(shù)據(jù)Sheet
2021-05-13 09:18:425

AD9694:14位、500 MSPS、JESD204B、四路模數(shù)轉(zhuǎn)換器數(shù)據(jù)

AD9694:14位、500 MSPS、JESD204B、四路模數(shù)轉(zhuǎn)換器數(shù)據(jù)
2021-05-23 20:37:1712

驗證ADI轉(zhuǎn)換器與Xilinx FPGAJESD204BC IP的互操作性

驗證ADI轉(zhuǎn)換器與Xilinx FPGAJESD204BC IP的互操作性
2021-06-02 12:36:448

JESD204B是否真的適合你

它如何同 FPGA 協(xié)作。他們特別感興趣的是 JESD204B 接口將如何簡化設(shè)計流程。 與 LVDS 及 CMOS 接口相比,JESD204B 數(shù)據(jù)轉(zhuǎn)換器串行接口標(biāo)準(zhǔn)可提供一些顯著的優(yōu)勢,包括更簡單
2021-11-10 09:43:33528

虹科即將亮相JESD204網(wǎng)絡(luò)研討會

JESD204是JEDEC為了滿足對轉(zhuǎn)換器速度和分辨率不斷增長的需求而提出的一項新標(biāo)準(zhǔn),主要描述了一種新的高效串行接口來處理數(shù)據(jù)轉(zhuǎn)換器。2006 年,JESD204 標(biāo)準(zhǔn)通過多個標(biāo)準(zhǔn)修訂版為單通道
2022-02-23 09:24:121123

JCOM:JESD204C 標(biāo)準(zhǔn)的通道一致性方法

以下是您需要了解的關(guān)于 JESD204 串行接口規(guī)范第四版的內(nèi)容
2022-08-12 15:04:02991

什么是JESD204,我們?yōu)槭裁匆P(guān)注它

一個新的轉(zhuǎn)換器接口正在穩(wěn)步發(fā)展,并有望成為未來轉(zhuǎn)換器的首選協(xié)議。這個新接口JESD204最初是在幾年前推出的,但經(jīng)過了修訂,使其成為更具吸引力和效率的轉(zhuǎn)換器接口。隨著轉(zhuǎn)換器分辨率和速度的提高,對更高效接口的需求也在增長。
2022-12-21 14:37:042780

JESD204B與串行LVDS接口在寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用中的考慮因素

JESD204A/JESD204B串行接口行業(yè)標(biāo)準(zhǔn)旨在解決以高效和節(jié)省成本的方式將最新的寬帶數(shù)據(jù)轉(zhuǎn)換器與其他系統(tǒng)IC互連的問題。其動機是標(biāo)準(zhǔn)化接口,通過使用可擴展的高速串行接口,減少數(shù)據(jù)轉(zhuǎn)換器與其他設(shè)備(如現(xiàn)場可編程門陣列(FGPA)和片上系統(tǒng)(SoC))設(shè)備)之間的數(shù)字輸入/輸出數(shù)量。
2022-12-21 14:44:20966

在賽靈思FPGA上快速實現(xiàn)JESD204B

JESD204是一款高速串行接口,用于數(shù)據(jù)轉(zhuǎn)換器(ADC和DAC)連接到邏輯器件。該標(biāo)準(zhǔn)的修訂版B支持高達12.5 Gbps的串行數(shù)據(jù)速率,并確保JESD204鏈路上的可重復(fù)確定性延遲。隨著轉(zhuǎn)換器速度和分辨率的不斷提高,JESD204B接口在ADI公司的高速轉(zhuǎn)換器和集成RF收發(fā)器中變得越來越普遍。
2023-01-09 16:41:382968

JESD204B是FPGA中的新流行語嗎

JESD204B規(guī)范是JEDEC標(biāo)準(zhǔn)發(fā)布的較新版本,適用于數(shù)據(jù)轉(zhuǎn)換器和邏輯器件。如果您正在使用FPGA進行高速數(shù)據(jù)采集設(shè)計,您會聽到新的流行詞“JESD204B”。與LVDS和CMOS接口相比,這一較新的版本具有顯著的優(yōu)勢,因為它包括更簡單的布局和更少的引腳數(shù)。
2023-05-26 14:49:31361

虹科干貨 | 使用JESD204串行接口高速橋接模擬和數(shù)字世界

High-speedserialinterfaceJESD204接口JESD204標(biāo)準(zhǔn)專用于通過串行接口傳輸轉(zhuǎn)換器樣本。2006年,JESD204標(biāo)準(zhǔn)支持單通道上的多個數(shù)據(jù)轉(zhuǎn)換器。以下修訂版
2022-05-24 16:42:20658

AD9694S: 14-Bit, 500 MSPS, JESD 204B, 二次對數(shù)字轉(zhuǎn)換器數(shù)據(jù)表 ADI

電子發(fā)燒友網(wǎng)為你提供ADI(ADI)AD9694S: 14-Bit, 500 MSPS, JESD 204B, 二次對數(shù)字轉(zhuǎn)換器數(shù)據(jù)表相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有AD9694S: 14-Bit
2023-10-08 16:48:36

LogiCORE IP JESD204內(nèi)核概述

Gb/s(1)的線路速率。有關(guān)支持的最大線路速率,請參閱器件數(shù)據(jù)表。 每個設(shè)備和系列都有不同的通道。JESD204內(nèi)核可配置為發(fā)送或接收,并可使用多個內(nèi)核來實現(xiàn)需要超過8個通道的鏈路。JESD204
2023-10-16 10:57:17358

已全部加載完成