為了實(shí)現(xiàn)激光-水聲淺海地形遙感探測中水聲信號的實(shí)時解調(diào)與處理，本文提出了一種基于FPGA的激光多普勒測振計(jì)信號采集與處理系統(tǒng)的設(shè)計(jì)方案。以Cyclone Ⅱ系列FPGA為核心控制模塊，結(jié)合
2013-10-29 10:10:02
2157 
由于本系統(tǒng)是由多片ADSP-TS101組成的系統(tǒng)，所以由40 MHz晶振產(chǎn)生的時鐘信號不能直接接到各DSP和FPGA，而應(yīng)該通過驅(qū)動后再接到各DSP，且時鐘信號到各DSP的距離應(yīng)該盡可能接近。本系統(tǒng)
2020-11-02 10:36:312146 
ADSP-TS201SABP-050 245PCS現(xiàn)貨
2019-01-07 10:27:12
PCS.預(yù)計(jì)春節(jié)后3月份到貨。ADSP-TS201SAPBZ-060 在途400只+公司庫存285只=685PCS ADSP-TS201SAPBZ050 2404 PCS ADSP-TS201SABP-050 245 PCS ADSP-TS201SYBPZ050873 PCS
2018-12-21 19:48:14
，兼有FPGA和ASIC信號處理性能和指令集處理器的高度可編程性，適用于大存儲量、高性能、高速度的信號處理和圖像處理。如雷達(dá)信號處理、無線基站、圖像音頻處理等。2 ADSP-TS201簡介
2019-04-12 07:00:11
{:12:}{:12:}{:12:}{:12:}{:12:}報(bào)道：ADSP-TS201誰用過
2012-09-19 14:14:35
用于多處理TigerSHARC系統(tǒng)的集群總線通信的詳細(xì)信號完整性和時序分析。該系統(tǒng)由8個ADSP-TS101S器件，一個主處理器和SDRAM組成，其集群總線運(yùn)行頻率為100MHz。包括仿真結(jié)果和物理
2019-08-30 09:24:28
在雷達(dá)信號處理、數(shù)字圖像處理等領(lǐng)域中，信號處理的實(shí)時性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢及DSP芯片在復(fù)雜算法處理上的優(yōu)勢，DSP+FPGA的實(shí)時信號處理系統(tǒng)的應(yīng)用越來越廣泛
2018-12-04 10:39:29
在雷達(dá)信號處理、數(shù)字圖像處理等領(lǐng)域中，信號處理的實(shí)時性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢及DSP芯片在復(fù)雜算法處理上的優(yōu)勢，DSP+FPGA的實(shí)時信號處理系統(tǒng)的應(yīng)用越來越廣泛
2019-06-19 05:00:08
是人們在應(yīng)用該芯片時必須解決的關(guān)鍵問題。本文提出了一種簡單易行的測試方法，并在基于ADSP21062的雷達(dá)信號處理系統(tǒng)調(diào)試中獲得了成功，驗(yàn)證了該方法的可行性。
2019-07-19 08:16:35
交流下ADSP TS201的RS422串口通信，EMIF的SDRAM，沒思路啊
2018-10-30 09:57:11
本文主要結(jié)合ADI公司的高性能ADSP-TS201的結(jié)構(gòu)特點(diǎn)，討論了在系統(tǒng)設(shè)計(jì)的過程中應(yīng)該重點(diǎn)注意的幾個問題和ADSP-TS201的外部接口技術(shù)，并給出了其與SDRAM，FPGA的連接實(shí)例，對基于TigerSHARC系列DSP的應(yīng)用設(shè)計(jì)具有實(shí)用的參考價(jià)值。
2021-05-27 06:59:04
DSP技術(shù)廣泛應(yīng)用于各個領(lǐng)域，但傳統(tǒng)的數(shù)字信號處理器由于以順序方式工作使得數(shù)據(jù)處理速度較低，且在功能重構(gòu)及應(yīng)用目標(biāo)的修改方面缺乏靈活性。而使用具有并行處理特性的FPGA實(shí)現(xiàn)數(shù)字信號處理系統(tǒng)，具有很強(qiáng)的實(shí)時性和靈活性，因此利用FPGA實(shí)現(xiàn)數(shù)字信號處理成為數(shù)字信號處理領(lǐng)域的一種新的趨勢。
2019-10-17 08:12:27
單片FPGA圖像預(yù)處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)采用單片FPGA設(shè)計(jì)與實(shí)現(xiàn)圖像處理系統(tǒng)的方法,并對系統(tǒng)硬件進(jìn)行了分析和設(shè)計(jì),對FPGA內(nèi)電路模塊進(jìn)行了VHDL建模,在FPGA開發(fā)平臺ISE4.1上實(shí)現(xiàn)了
2009-09-19 09:26:14
。2 DSP芯片選型根據(jù)系統(tǒng)的性能要求，通過比較各種高性能DSP處理器，并著重對構(gòu)成并行處理系統(tǒng)的性能和便捷性進(jìn)行分析，確定選用AD公司的ADSP Tiger SHARC系列處理器中的TS201S組成多
2019-05-21 05:00:19
基于FPGA的視頻圖像處理系統(tǒng)
2015-05-27 20:34:49
和可編程邏輯器件XC2S300E為核心的圖象處理系統(tǒng)的硬件實(shí)現(xiàn)方案以及通過DSP對FPGA芯片的動態(tài)配置來實(shí)現(xiàn)軟件控制的設(shè)計(jì)思路。 關(guān)鍵詞：可編程邏輯器件；數(shù)宇信號處理器；數(shù)字圖象處理；動態(tài)配置dsp 可編程邏輯器件 數(shù)宇信號處理器 數(shù)字圖象處理 動態(tài)配置
2012-12-19 11:05:08
什么是DSP流水線協(xié)議？如何利用FPGA與ADSP TS201去設(shè)計(jì)總線接口？
2021-04-28 06:31:06
在雷達(dá)信號處理、數(shù)字圖像處理等領(lǐng)域中，信號處理的實(shí)時性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢及DSP芯片在復(fù)雜算法處理上的優(yōu)勢，DSP+FPGA的實(shí)時信號處理系統(tǒng)的應(yīng)用越來越廣泛。那么，我們該怎么利用FPGA與ADSP TS201設(shè)計(jì)總線接口呢？
2019-08-09 06:56:11
求一個解決系統(tǒng)中主處理器在較高工作頻率300 MHz下穩(wěn)定工作的問題，以及在兩個主芯片之間和主芯片與數(shù)據(jù)存儲芯片之間數(shù)據(jù)高速互聯(lián)的問題，提高系統(tǒng)的性能，滿足設(shè)計(jì)要求的基于ADSP-TS101高速信號處理系統(tǒng)。
2021-04-12 06:39:56
本文闡述了基于信號處理和嵌入式應(yīng)用的音頻處理系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)。
2021-06-08 07:07:19
硬件系統(tǒng)的設(shè)計(jì)思路是什么基于ADSP21160的數(shù)字信號處理系統(tǒng)設(shè)計(jì)
2021-04-22 06:47:12
ADSP-TS201的鏈路口程序應(yīng)怎么寫啊，毫無頭緒啊，寄存器也看不懂，ADI公司沒找到參考的鏈路口程序啊
2018-12-10 09:17:06
介紹了一種基于CPCI總線并采用TS201，stratix和GA3816作為系統(tǒng)信號的高速信號處理平臺。同時簡單介紹了GA3816芯片的一些特點(diǎn)，詳細(xì)說明了該信號處理系統(tǒng)的結(jié)構(gòu)和功能，給出了系統(tǒng)
2009-03-07 10:01:32
4 根據(jù)電力監(jiān)控系統(tǒng)的要求，提出一種基于FPGA技術(shù)的多路交流信號采集與處理系統(tǒng)的設(shè)計(jì)方法。分析整個系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計(jì)方案，以及各個功能
2009-05-16 14:47:5827 設(shè)計(jì)了一種基于FPGA 和DSP 的光纖信號實(shí)時處理系統(tǒng),介紹了系統(tǒng)的硬件組成和工作原理。該系統(tǒng)采用FPGA 實(shí)現(xiàn)數(shù)據(jù)的高速采集和邏輯控制，用DSP 實(shí)現(xiàn)傳感信號的全數(shù)字解調(diào)，分析了載
2009-06-19 11:17:4324 在機(jī)載SAR 的實(shí)時成像處理器中，回波信號方位向帶寬以及方位向采樣率不能很好的滿足成像處理的要求，本文選擇ADSP-TS201 處理器芯片對回波信號在成像之前對其進(jìn)行方位向預(yù)處
2009-08-05 09:45:5218 為滿足復(fù)雜信號處理的實(shí)時性要求，通過對高速數(shù)字信號處理器TS201 的系統(tǒng)結(jié)構(gòu)及其軟件開發(fā)過程的研究，在TS201 EZ-KIT 板上實(shí)現(xiàn)了自適應(yīng)旁瓣對消（ASLC）處理，結(jié)果表明了TS201 數(shù)字
2010-01-07 12:01:3324 總體描述：ADSP-TS201S TigerSHARC處理器是-款超高性能針對大信號優(yōu)化的靜態(tài)超標(biāo)量處理器性能處理任務(wù)和通信基礎(chǔ)設(shè)施。數(shù)字信號處理器結(jié)合了非常寬的內(nèi)存寬度和雙重計(jì)塊一支持浮點(diǎn)
2023-05-10 15:53:12
本文提出了一種基于TS201的高速數(shù)據(jù)記錄儀,能將雷達(dá)模擬信號轉(zhuǎn)換成的數(shù)字信號經(jīng)過處理后實(shí)時的按FAT32文件系統(tǒng)存儲到固態(tài)盤中去。采用DSP+FPGA的硬件架構(gòu),FPGA作為接口處理單元,DSP
2010-07-15 16:42:1023 介紹一種基于ADSP21060和Virtex II的星載圖像處理系統(tǒng)。分析了圖像處理系統(tǒng)的功能和任務(wù)，給出了處理系統(tǒng)的硬件結(jié)構(gòu)、FPGA的功能模塊、DSP的軟件框架和模塊。通過地面原理樣機(jī)開發(fā)
2010-07-16 15:14:2015 描述ADSP-TS201S是TigerSHARC處理器系列中的最新款器件之一。ADI公司的TigerSHARC處理器面向眾多依靠多個處理器共同工作來執(zhí)行計(jì)算密集型實(shí)時功能的信號處理應(yīng)用，非常適合
2024-01-26 11:33:09
介紹了一種基于ADSP-TS201的無線電測向系統(tǒng)。給出了系統(tǒng)的總體結(jié)構(gòu)和工作原理，研究了MUSIC測向算法及基于零點(diǎn)預(yù)處理的波束合成算法，介紹了DSP模塊的設(shè)計(jì)思想和程序流程圖。實(shí)
2010-11-22 14:52:4239 摘 要：本文是基于ADSP-TS101S的多芯片數(shù)字信號處理系統(tǒng)的實(shí)現(xiàn)方案。該系統(tǒng)應(yīng)用于某雷達(dá)的信號處理機(jī)。文中首先介紹了多片TigerSHARC DSP芯片構(gòu)成的信號處理系統(tǒng)組成；其次估計(jì)系統(tǒng)的運(yùn)算量，所需計(jì)算時間；最后具體說明了CPLD產(chǎn)生復(fù)位信號及并-串轉(zhuǎn)換功能實(shí)現(xiàn)的方法。
2006-03-11 13:17:45856 
采用ADSP-TS201S芯片的圖像采集處理系統(tǒng)
隨著人們對實(shí)時信號處理要求的不斷提高和大規(guī)模集成電路的迅速發(fā)展，作為數(shù)字信號處理核心和標(biāo)志的數(shù)字
2009-03-30 12:19:181162 
FPGA與ADSP TS201的總線接口設(shè)計(jì)
在雷達(dá)信號處理、數(shù)字圖像處理等領(lǐng)域中，信號處理的實(shí)時性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢及DSP芯片在復(fù)雜
2009-12-11 10:13:292356 特征： 處理器： 每簇由兩個可以達(dá)到600MHz的ADSP-TS201 DSP處理器；整板共兩簇。每個DSP可以進(jìn)行3.6 GFLOPS的浮點(diǎn)處理能力(每個板上有4個處理器，就可以進(jìn)行14.4GFLOPS的處理能力)。每個DSP芯片內(nèi)有24MbitsRAM哈佛超標(biāo)量體系結(jié)構(gòu)； 一個用于接口連接和協(xié)處
2011-02-25 15:49:5475 應(yīng)用領(lǐng)域： 6U VME TigerSHARC201FPGA信號處理機(jī)主要面向雷達(dá)、聲納、通信、圖象處理等高速信號處理領(lǐng)域。采用專用DSP與FPGA可編程邏輯器組成陣列化并行處理機(jī)，已經(jīng)越來越成為當(dāng)前數(shù)字信號處理發(fā)展的趨勢。 雷航科技的6U VME TigerSHARC201FPGA信號處理機(jī)就
2011-02-28 12:05:3264 為了解決 雷達(dá)信號處理 中的高速運(yùn)算， 大容量存儲和高速數(shù)據(jù)傳輸?shù)膯栴}， 提出采用 TS201 芯片實(shí)現(xiàn)雷達(dá)信號處理機(jī)設(shè)計(jì)， 利用其超高性能的處理能力和易于構(gòu)造多處理并行系統(tǒng)的特
2011-07-20 17:20:1365 介紹了一種用于數(shù)字化雙功能多普勒超聲成像儀中以單片FPGA 實(shí)現(xiàn)的實(shí)時、多任務(wù)、高速信號處理系統(tǒng),該系統(tǒng)承擔(dān)著動態(tài)濾波、多普勒解調(diào)、包絡(luò)檢波、FFT 變換、數(shù)據(jù)壓縮、數(shù)據(jù)選通等
2011-09-14 15:18:43143 數(shù)字信號處理器DSP是一種具有特殊結(jié)構(gòu)的微處理器，它專門為實(shí)現(xiàn)數(shù)字信號處理的各種算法而設(shè)計(jì)，因而在硬件結(jié)構(gòu)上具有特殊性。TS201是ADI公司TigerSHARC系列中集成了定點(diǎn)和浮點(diǎn)計(jì)算功
2011-09-21 11:59:381964 設(shè)計(jì)并實(shí)現(xiàn)了一種基于ADSP TS201的組網(wǎng)雷達(dá)數(shù)據(jù)融合實(shí)時處理系統(tǒng)。主要闡述了雙ADSP TS201并行處理系統(tǒng)的結(jié)構(gòu)、算法量的估計(jì)與結(jié)果分析。系統(tǒng)可滿足集中式組網(wǎng)融合和分布式組網(wǎng)融合
2011-10-09 10:49:4030 為了滿足水聲通信以及水下信號處理和目標(biāo)識別等方面對高速實(shí)時并行處理系統(tǒng)的要求，文章設(shè)計(jì)并研制了一種基于ADSP21160和多通道同步采樣ADC芯片的多處理器并行數(shù)字信號處理系統(tǒng)，
2011-10-10 15:10:2755 介紹了一種基于DSP芯片ADSP-TS101S的圖像采集和處理系統(tǒng)，應(yīng)用于復(fù)雜條件下目標(biāo)的檢測，并著重于硬件系統(tǒng)的分析
2011-10-11 15:08:0675 本文使用ADI 公司的ADSP21160為主處理器搭建了信號處理硬件平臺，給出了對系統(tǒng)的構(gòu)思及具體電路設(shè)計(jì)。
2012-02-09 10:46:442329 
本文基于ADSP-TS101高速信號處理系統(tǒng)采用了集成系統(tǒng)設(shè)計(jì)，硬件部分引入信號完整性分析的設(shè)計(jì)方法進(jìn)行高速數(shù)字電路的設(shè)計(jì)，解決系統(tǒng)中主處理器在較高工作頻率300 MHz下穩(wěn)定工作的問題
2012-09-06 17:15:512261 
介紹了一種基于多DSP的并行處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)，以及其在分布式雷達(dá)組網(wǎng)航跡融合中的實(shí)際應(yīng)用。重點(diǎn)介紹了該系統(tǒng)由1塊系統(tǒng)主板和4塊TS201處理板卡組成的原理和結(jié)構(gòu)，即系統(tǒng)內(nèi)主板
2012-09-25 14:33:4830 基于FPGA的雷達(dá)信號處理系統(tǒng)設(shè)計(jì)的論文
2015-10-30 10:38:126 基于ADSP_TS201S的多DSP并行系統(tǒng)設(shè)計(jì)
2015-12-29 17:33:0422 基于ADSP21060的并行信號處理系統(tǒng)設(shè)計(jì)_邵禎
2017-03-19 11:31:311 基于雙DSP和雙FPGA的高速圖像處理系統(tǒng)設(shè)計(jì)_吳雷
2017-03-16 09:28:512 基于DSP_FPGA的LFMCW雷達(dá)測距信號處理系統(tǒng)設(shè)計(jì)_陳林軍
2017-03-19 19:07:174 基于FPGA的通用傳感器信號處理系統(tǒng)設(shè)計(jì)_李輝
2017-03-19 19:07:173 TS201的實(shí)時圖像處理系統(tǒng)鏈路口通信設(shè)計(jì)
2017-08-31 15:10:1910 基于FPGA和DSP的高速圖像處理系統(tǒng)
2017-10-19 13:43:3119 大規(guī)模集成電路技術(shù)的發(fā)展，作為數(shù)字信號處理的核心數(shù)字信號處理器（DSP）得到了快速的發(fā)展和應(yīng)用。ADSP-TS201DSP是美國模擬器件（ADD公司繼TSl01之后推出的一款高性能處理器。此系列DSP性價(jià)比很高，兼有FPGA和ASIC信號處理性能和指令集處理器的高
2017-10-20 15:01:320 共享與鏈路口混合耦合的多DSP并行處理系統(tǒng)方案。在設(shè)計(jì)中，利用FPGA實(shí)現(xiàn)數(shù)據(jù)傳輸和CPCI接口的邏輯控制。經(jīng)驗(yàn)證，該系統(tǒng)具有運(yùn)算能力強(qiáng)、片間通信靈活、并行處理效率高等優(yōu)點(diǎn)。 關(guān)鍵詞：多DSP并行系統(tǒng)；ADSP-TS201S；FPGA；CPCI接口 0 引言 在寬帶雷達(dá)信號處理中，存在諸如回波
2017-10-31 16:41:040 在振動信號采集和處理系統(tǒng)設(shè)計(jì)中，信號的處理時間與可靠性決定著系統(tǒng)應(yīng)用的可行性。本文設(shè)計(jì)了一種基于FPGA的振動信號采集處理系統(tǒng)，該系統(tǒng)通過振動信號采集電路、抗混疊濾波電路、AD采樣電路將電荷信號轉(zhuǎn)化
2017-11-18 05:26:023148 
。LVDS差分信號技術(shù)降低了對噪聲的關(guān)注。TS201 使用LinkPort 進(jìn)行高速通信，解決了TS201 之間的通信瓶頸問題，但無法和需要高速通信的實(shí)時系統(tǒng)之間實(shí)現(xiàn)連接。FPGA 具有接口靈活，硬件設(shè)計(jì)軟件化的功能
2018-07-18 14:32:002537 
TigerSHARC系列處理器是ADI公司推出的高性能數(shù)字信號處理器，包含ADSP TS101、ADSP TS201、ADSP TS202、ADSP TS203。TigerSHARC系列處理
2019-04-19 08:05:001943 
本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA視頻教程之使用FPGA進(jìn)行嵌入式信號處理系統(tǒng)設(shè)計(jì)視頻資料免費(fèi)下載包括了：1、FPGA的最新發(fā)展現(xiàn)狀和設(shè)計(jì)流程;，2、基于FPGA的嵌入式系統(tǒng)技術(shù)，3、基于FPGA
2019-03-29 16:53:5015 TS201是ADI公司繼ADSP-TS101之后又推出的新一代高性能Tiger-SHARC處理器，它集成了更大容量的存儲器，性價(jià)比很高。它兼有ASIC和FPGA的信號處理性能和指令集處理器的高度可編程性與靈活性，適用于高性能、大存儲量的信號處理和圖像應(yīng)用。其特點(diǎn)如下：
2020-08-27 09:05:592258 
模擬器件公司（Analog Devices）推出的下一代TigerSHARC處理器ADSP-TS201，ADSP-TS-202和ADSP-TS203。它的每瓦DSP性能是最高的。
2021-01-11 12:01:001803 
ADSP-TS201S Iba-DataFile BGA包(09/2003)
2021-04-12 16:09:3310 ADSP-TS201S EZ-KIT精簡版?超級政府/超級政府手冊
2021-04-13 10:25:370 ADSP-TS201 EZ-KIT Lite電路板設(shè)計(jì)數(shù)據(jù)庫
2021-04-13 12:13:171 EE-201：ADSP-TS20x TigerSHARC?處理器片上SDRAM控制器
2021-04-13 18:00:506 EE-198：ADSP-TS201S TigerSHARC?處理器IBIS文件用戶指南
2021-04-13 18:10:308 ADSP-TS201S：TigerSHARC嵌入式處理器過時數(shù)據(jù)表
2021-04-15 18:45:566 EE-205：將代碼從ADSP-TS101S TigerSHARC?處理器移植到ADSP-TS201S TigerSHARC處理器的注意事項(xiàng)
2021-04-16 13:54:519 EE-170：評估ADSP-TS201S TigerSHARC?處理器的功耗
2021-04-21 10:41:306 EE-182：ADSP-TS201S TigerSHARC?處理器的散熱設(shè)計(jì)
2021-04-22 09:46:0110 ADSP-TS201S EZ-KIT Lite評估系統(tǒng)手冊(3.0版，2007年1月)
2021-05-13 08:49:320 ADSP-TS201S EZ-KIT Lite評估系統(tǒng)手冊(2.0版，2005年1月)
2021-05-13 19:09:150 ADSP-TS201 TigerSHARC處理器編程參考
2021-05-18 09:21:191 ADSP-TS201 TigerSHARC處理器硬件參考
2021-05-18 15:46:191 ADSP-TS201S EZ-KIT精簡版?超級政府/超級政府手冊
2021-05-24 18:47:020 EE-218：為ADSP-TS201 TigerSHARC?處理器編寫高效浮點(diǎn)FFT
2021-05-26 09:17:205 基于FPGA的嵌入式信號處理系統(tǒng)設(shè)計(jì)方案
2021-06-02 11:04:330 基于FPGA的嵌入式信號處理系統(tǒng)設(shè)計(jì)方案
2021-06-02 11:04:330 ADSP-TS201S EZ-KIT Lite為開發(fā)人員提供一種經(jīng)濟(jì)有效的方法，可以初步評估ADSP-TS201S TigerSHARC? 處理器和其多處理器能力。 該EZ-KIT Lite包括桌面
2021-06-09 08:59:504 ADSP-TS201S Iba數(shù)據(jù)文件BGA包(092003)
2021-06-16 12:02:332 ADSP-TS201S EZ-KIT Lite?手冊
2021-06-17 09:57:572 ADSP-TS201 EZ-KIT Lite電路板設(shè)計(jì)數(shù)據(jù)庫
2021-06-17 16:05:580 EE-201 ADSP-TS20x TigerSHARC?處理器片上SDRAM控制器
2021-06-18 10:47:014 EE-198 ADSP-TS201S TigerSHARC?處理器IBIS文件用戶指南
2021-06-18 11:13:332 基于FPGA+DSP彈載SAR信號處理系統(tǒng)設(shè)計(jì)
2021-12-27 18:58:5121 電子發(fā)燒友網(wǎng)站提供《基于ADSP-TS201的著陸雷達(dá)恒虛警電路實(shí)現(xiàn).pdf》資料免費(fèi)下載
2023-10-23 09:59:210 電子發(fā)燒友網(wǎng)站提供《TigerSHARC? ADSP-TS201S處理器的散熱設(shè)計(jì)要點(diǎn).pdf》資料免費(fèi)下載
2023-11-29 11:12:010
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論