RFSoC數(shù)位射頻助力大規(guī)模MIMO無(wú)線電系統(tǒng)設(shè)計(jì)

第五代(5G)無(wú)線存取網(wǎng)絡(luò)是為了滿足對(duì)容量不斷成長(zhǎng)的需求，以及2020年之后新的使用情境與應(yīng)用。5G新無(wú)線電技術(shù)(NR)針對(duì)每位用戶高達(dá)10Gbps的最高數(shù)據(jù)傳輸率，提供增強(qiáng)型行動(dòng)寬帶(eMBB)服務(wù)，與第四代無(wú)線網(wǎng)絡(luò)相比，約提升100倍。大規(guī)模MIMO，或稱(chēng)大規(guī)模數(shù)組天線(Massive MIMO)是達(dá)成效能提升的關(guān)鍵技術(shù)，尤其適合于6GHz以下不常使用的時(shí)分雙工(TDD)頻段，如Band 40(2.3GHz)、Band 41(2.5GHz)、Band 42(3.5GHz)、Band 43(3.7GHz)，以及尚未授權(quán)的新興頻段。

大規(guī)模MIMO系統(tǒng)能支持動(dòng)態(tài)數(shù)字波束成形(Dynamic Digital Beamforming)來(lái)執(zhí)行每位用戶的波束成形，理論上能提供每位用戶完整的基地臺(tái)容量；在其它情況下，上述容量則依據(jù)時(shí)間與頻率由用戶共享?？蛻舳藷o(wú)須改變現(xiàn)有設(shè)備，即可受惠于具備大規(guī)模MIMO功能的行動(dòng)通訊基地臺(tái)。大規(guī)模MIMO的前景相當(dāng)誘人，讓許多業(yè)者等不及5G NR標(biāo)準(zhǔn)完成，就已考慮部署在4G設(shè)備上，不過(guò)，這些好處也帶來(lái)一系列的挑戰(zhàn)。由于落實(shí)大規(guī)模MIMO無(wú)線技術(shù)系統(tǒng)會(huì)使復(fù)雜性提升數(shù)倍，隨之而來(lái)的較大系統(tǒng)體積、更高的功耗與成本需求便成為一大障礙。若想克服這些挑戰(zhàn)，必須將無(wú)線技術(shù)中的模擬訊號(hào)鏈與數(shù)字前端(DFE)裝置進(jìn)行整合，并大幅提升訊號(hào)處理運(yùn)算能力。

大規(guī)模MIMO與波束成形

? ? ? ?波束成形并非全新概念，在行動(dòng)通訊市場(chǎng)中，它已被用為主動(dòng)式天線系統(tǒng)(AAS)，其在無(wú)線電中運(yùn)用靜態(tài)波束成形，來(lái)達(dá)到系統(tǒng)成本與復(fù)雜性的平衡。主動(dòng)式天線系統(tǒng)適用于訊號(hào)涵蓋范圍有限的網(wǎng)絡(luò)，但今日壅塞的網(wǎng)絡(luò)需要?jiǎng)討B(tài)數(shù)字波束成形，以獲得頻譜效率提升所帶來(lái)的所有益處。具備完整數(shù)字波束成形的大規(guī)模MIMO，除了頻率與時(shí)間之外還增加了空間維度，可以大幅提升頻譜效率。數(shù)組增益與多波束正交性產(chǎn)生的訊噪比(SNR)改善，意謂著同樣的時(shí)間與頻率分配，可由多名用戶重復(fù)使用(圖1)。

圖1　主動(dòng)式天線系統(tǒng)與大規(guī)模MIMO

基地臺(tái)分解與功能性分割

? ? ? ?由于大規(guī)模MIMO架構(gòu)相關(guān)的復(fù)雜性，基地臺(tái)必須分解以支持新的功能性分割，來(lái)管理系統(tǒng)內(nèi)的連接帶寬。例如，在100MHz 64T64R天線數(shù)組系統(tǒng)中，假定基頻與無(wú)線電功能各利用一個(gè)組件來(lái)運(yùn)行，此時(shí)基頻與無(wú)線電功能間的帶寬則為230Gbps。事實(shí)上，系統(tǒng)往往使用多個(gè)組件來(lái)運(yùn)行8T8R或16T16R數(shù)組DFE無(wú)線電功能模塊，因此使得系統(tǒng)內(nèi)連接帶寬的需求多出一倍以上。圖2說(shuō)明大規(guī)模MIMO無(wú)線電系統(tǒng)的概念圖。

圖2　大規(guī)模MIMO的概念架構(gòu)

數(shù)字無(wú)線電處理模塊透過(guò)整合的模擬數(shù)字轉(zhuǎn)換器(ADC)與數(shù)字模擬轉(zhuǎn)換器(DAC)，來(lái)執(zhí)行8T8R或16T16R的DFE功能。為了降低系統(tǒng)空間體積、功耗與成本，必須去除接合數(shù)字與模擬領(lǐng)域所需的JESD204B連接鏈路。波束成形裝置為無(wú)線電技術(shù)帶來(lái)第一層(Layer 1；L1)基頻功能性，能大幅降低更高層基頻功能的連接帶寬需求，而這些更高層基頻功能，現(xiàn)階段在行動(dòng)邊緣運(yùn)算上存在虛擬化的潛在可能。整合、靈活性，與更高的運(yùn)算能力是三大關(guān)鍵需求，以落實(shí)大規(guī)模MIMO系統(tǒng)的優(yōu)化，并有助于相關(guān)的波束成形與DFE算法的演進(jìn)，進(jìn)而不斷改善效能、成本與功耗。

成本/功耗/體積提升　主動(dòng)訊號(hào)鏈商轉(zhuǎn)挑戰(zhàn)大

? ? ? ?落實(shí)5G NR大規(guī)模MIMO需在無(wú)線電裝置中有大量的主動(dòng)訊號(hào)鏈，來(lái)連接數(shù)組中的每支天線，或天線數(shù)組子集。傳統(tǒng)上這些主動(dòng)訊號(hào)鏈會(huì)包含數(shù)據(jù)轉(zhuǎn)換器、濾波器、混波器、功率放大器與低噪訊放大器，進(jìn)而導(dǎo)致系統(tǒng)的耗電、體積與成本顯著增加，因此大規(guī)模MIMO系統(tǒng)中的大量主動(dòng)訊號(hào)鏈會(huì)造成系統(tǒng)耗電與空間體積增加，較不易成為可商轉(zhuǎn)應(yīng)用的系統(tǒng)。讓資料在射頻前端(RFFE)與DFE間移動(dòng)的相關(guān)成本，不管是對(duì)軟件、硬件或系統(tǒng)層級(jí)上，都是5G領(lǐng)域必須解決的主要挑戰(zhàn)。

為了解決此一挑戰(zhàn)，目前已有相關(guān)業(yè)者，如賽靈思(Xilinx)把直接無(wú)線射頻取樣數(shù)據(jù)轉(zhuǎn)換器(Direct RF-sampling Data Converters)，整合至專(zhuān)為無(wú)線電應(yīng)用設(shè)計(jì)與布署的16奈米FinFET多重處理系統(tǒng)芯片(MPSoC)系列產(chǎn)品中，來(lái)取代電路板上多種ADC、DAC，以及其它許多RF組件。此新推出的SoC組件系列稱(chēng)為「可完全編程射頻系統(tǒng)單芯片」(All Programmable RFSoC)，其單片整合無(wú)線射頻取樣數(shù)據(jù)轉(zhuǎn)換器技術(shù)，為無(wú)線電系統(tǒng)提供硬件與軟件皆可完全編程的寬帶寬平臺(tái)。此一架構(gòu)采用Arm處理子系統(tǒng)，并結(jié)合FPGA可編程邏輯技術(shù)，來(lái)展現(xiàn)12位4GSPS無(wú)線射頻取樣ADC，與14位6.4GSPS直接無(wú)線射頻DAC，以及優(yōu)化的數(shù)字訊號(hào)降頻與升頻處理的技術(shù)。

利用整合無(wú)線射頻取樣數(shù)據(jù)轉(zhuǎn)換器技術(shù)，將射頻帶入數(shù)字領(lǐng)域，不但可以克服功耗、空間體積與成本的劣勢(shì)，同時(shí)也可達(dá)成寬帶寬與多頻段系統(tǒng)?，F(xiàn)有無(wú)線電系統(tǒng)中的模擬射頻，通常在設(shè)計(jì)上用來(lái)產(chǎn)生緩解且離散的數(shù)據(jù)轉(zhuǎn)換器規(guī)格。此外，離散數(shù)據(jù)轉(zhuǎn)換器與模擬射頻組件，采用較為舊型的處理節(jié)點(diǎn)，且通常針對(duì)窄帶寬進(jìn)行優(yōu)化。這導(dǎo)致模擬射頻解決方案用在寬帶寬MIMO與大規(guī)模MIMO無(wú)線電系統(tǒng)時(shí)，無(wú)論體積大小、耗電與成本都相當(dāng)昂貴。因此整合高速數(shù)據(jù)轉(zhuǎn)換器、6.4GSPS直接無(wú)線射頻DAC與4GSPS無(wú)線射頻取樣ADC，可以讓數(shù)字射頻更具彈性、耗用更低電量同時(shí)帶寬更寬，因此相當(dāng)適合建構(gòu)小體積、低耗電與低成本的MIMO與大規(guī)模MIMO系統(tǒng)。

借力16奈米FinFET　數(shù)位射頻運(yùn)行一路順暢

? ? ? ?高速射頻組件的單片整合，受惠于16奈米FinFET制程的優(yōu)異模擬晶體管特性。晶體管通電時(shí)阻力相當(dāng)?shù)?，可以?zhí)行具高精度的寬帶寬無(wú)線射頻取樣訊號(hào)切換。如此一來(lái)，就可以整合具成本與功耗效益的高速比較器、放大器、頻率電路與具有優(yōu)異特性的數(shù)字輔助模擬校準(zhǔn)邏輯。相較于65奈米(通常用于模擬射頻組件)，在16奈米FinFET上進(jìn)行數(shù)字操作帶來(lái)十倍以上的體積縮減，及耗電量也減少四倍。

整合至RFSoC的數(shù)字射頻資源，包含6.4GSPS DAC與4GSPS ADC的多頻道、已整合的低相位噪訊鎖相回路(PLL)，以及完整的復(fù)頻混波器(Complex Mixer)，且每個(gè)DAC與ADC各有48位的數(shù)值控制震蕩器(NCO)。射頻數(shù)據(jù)轉(zhuǎn)換器數(shù)組具有1倍、2倍、4倍與8倍的內(nèi)插(Interpolation)與取樣降頻濾波器(Decimation Filter)，并能運(yùn)行靈活的FPGA結(jié)構(gòu)接口。此外，直接無(wú)線射頻DAC模塊，則運(yùn)行正交調(diào)變修正(QMC)與Sin x/x(Sinc)修正濾波器(圖3)。

圖3　RFSoC數(shù)字射頻資源

在RFSoC上落實(shí)大規(guī)模MIMO系統(tǒng)

? ? ? ?圖4顯示運(yùn)用RFSoC組件運(yùn)行的典型大規(guī)模MIMO無(wú)線電。RFSoC具有100G強(qiáng)固級(jí)以太網(wǎng)絡(luò)MAC/PCS的33Gbps收發(fā)器，其可依前傳接口特點(diǎn)的不同(25G CPRI或ECPRI協(xié)議)，來(lái)運(yùn)用其中的RS-FEC。部份的L1功能，例如逆/正向快速傅立葉變換(iFFT/FFT)，以及相關(guān)聯(lián)的實(shí)體隨機(jī)存取頻道處理，則可移至無(wú)線電部份，可在無(wú)線電與基頻單元之間減少50%的帶寬(及成本與功耗上的節(jié)省)。RFSoC組件能提供豐富的高效能、低功率數(shù)字信號(hào)處理器(DSP)資源，以進(jìn)行包括數(shù)字升頻器(Digital up Conversion)、峰波因子抑制(Crest Factor Reduction, CFR)、數(shù)位預(yù)失真(Digital Pre-distortion, DPD)、被動(dòng)互調(diào)(Passive Intermodulation)修正，等化與降頻等DFE技術(shù)。通過(guò)在傳送路徑使用適當(dāng)?shù)膬?nèi)插濾波器，及接收路徑使用適當(dāng)?shù)娜咏殿l濾波器，可以在高頻率頻率、且不受FPGA結(jié)構(gòu)頻率影響下，運(yùn)行RF-DAC及RF-ADC，以利更佳的頻率規(guī)劃。在仔細(xì)的頻率規(guī)劃下，可利用整合的射頻訊號(hào)鏈的寬帶寬，同步支持多個(gè)頻段，諸如FDD大規(guī)模MIMO使用的Band 1與Band 3，以及TDD大規(guī)模MIMO使用的Band 38、40、41與Band 42和43等。RFSoC擁有四核ARM Cortex-A53多核心處理器，運(yùn)作頻率最高可達(dá)1.5GHz，另外還有雙核實(shí)時(shí)Arm Cortex-R5多核心處理器，運(yùn)作頻率達(dá)533MHz。對(duì)于運(yùn)算預(yù)失真系數(shù)與進(jìn)行系統(tǒng)管控、射頻校準(zhǔn)與一般運(yùn)作及維修來(lái)說(shuō)，這是重要的運(yùn)算資源?？删幊踢壿嬀€路加上系統(tǒng)芯片運(yùn)算，可用來(lái)支持開(kāi)源應(yīng)用程序編程接口(API)，讓無(wú)線電系統(tǒng)碰到軟件定義網(wǎng)絡(luò)的未來(lái)環(huán)境時(shí)，也能滿足無(wú)線電系統(tǒng)依據(jù)客戶需求進(jìn)行動(dòng)態(tài)配置的要求。機(jī)器學(xué)習(xí)算法可在此結(jié)構(gòu)上有效運(yùn)行，并自動(dòng)管理數(shù)量愈來(lái)愈多的零碎頻譜頻段、頻譜分享及托管虛擬行動(dòng)網(wǎng)絡(luò)電信公司(MVNO)。

圖4　在減少部分L1功能下，于RFSoC上運(yùn)行大規(guī)模MIMO無(wú)線電

為順利進(jìn)行整合，F(xiàn)PGA廠商提供針對(duì)CFR與DPD的打造的DFE IP，以及針對(duì)4G、LTE-Pro與5G應(yīng)用的DFE子系統(tǒng)參考設(shè)計(jì)與DFE展示套件。為了呈現(xiàn)RFSoC上的系統(tǒng)效能，可將采用ZU28DR組件的RFSoC特征基板連接至射頻前端卡，采用兩個(gè)傳送與兩個(gè)多任務(wù)接收路徑，來(lái)支持功率放大器回饋(如圖5所示)。依此進(jìn)行基板設(shè)定，并將單一功率放大器連接至一對(duì)DAC/ADC后，就完成采用FPAG廠商現(xiàn)有16奈米MPSoC組件之DFE參考設(shè)計(jì)(2.1版本)的快速端口，并運(yùn)用RFSoC與16奈米SoC在結(jié)構(gòu)上的共通性，讓更復(fù)雜設(shè)計(jì)時(shí)還能重復(fù)使用。在此設(shè)計(jì)中，CFR IP運(yùn)作的取樣頻率達(dá)245.76MSps(針對(duì)TM3.1a訊號(hào)在7.5分貝峰值對(duì)平均功率比(PRPR)的情況下，達(dá)成3%的誤差向量幅度(EVM))，而DPD IP的運(yùn)作取樣頻率則達(dá)到491.52MSps(DAC/ADC在第二奈奎斯特區(qū)，利用3.93216 GSps頻率與8倍內(nèi)插/整數(shù)倍降低取樣率(Decimation)運(yùn)作)，而2c LTE20+1c LTE20合成訊號(hào)則處于160MHz的瞬時(shí)帶寬內(nèi)。放大器輸出為45dBm或32瓦。在運(yùn)行DPD后，達(dá)到的加速運(yùn)算平臺(tái)(ACP，如圖5右側(cè)顯示)為54.91dBc，而Upper ACP則為-55.14dBc，容限充足且符合LTE頻譜輻射模板(SEM)所需。

圖5　針對(duì)2c LTE20+1c LTE設(shè)置的RFSoC，瞬間帶寬達(dá)160MHz

落實(shí)5G NR、LTE-Advanced Pro MIMO及大規(guī)模MIMO無(wú)線電系統(tǒng)設(shè)計(jì)，須要面對(duì)多元、多頻段需求，同時(shí)還須減少系統(tǒng)體積、功耗與成本問(wèn)題。而解決這些挑戰(zhàn)的方式有許多種，而其中已有看到業(yè)界采用單芯片整合「高速、寬帶寬無(wú)線射頻取樣數(shù)據(jù)轉(zhuǎn)換器」與「結(jié)構(gòu)縝密的數(shù)字內(nèi)訊號(hào)處理及運(yùn)算資源」，來(lái)解決大規(guī)模MIMO的挑戰(zhàn)。