使用EDA分析PCB - 全文

Q：請問就你個(gè)人觀點(diǎn)而言：針對模擬電路（微波、高頻、低頻）、數(shù)字電路（微波、高頻、低頻）、模擬和數(shù)字混合電路（微波、高頻、低頻），目前PCB設(shè)計(jì)哪一種EDA工具有較好的性能價(jià)格比（含仿真）？可否分別說明。
A：限于本人應(yīng)用的了解，無法深入地比較EDA工具的性能價(jià)格比，選擇軟件要按照所應(yīng)用范疇來講，我主張的原則是夠用就好。常規(guī)的電路設(shè)計(jì)，INNOVEDA 的PADS 就非常不錯(cuò)，且有配合用的仿真軟件，而這類設(shè)計(jì)往往占據(jù)了70%的應(yīng)用場合。在做高速電路設(shè)計(jì)，模擬和數(shù)字混合電路，采用Cadence的解決方案應(yīng)該屬于性能價(jià)格比較好的軟件，當(dāng)然Mentor的性能還是非常不錯(cuò)的，特別是它的設(shè)計(jì)流程管理方面應(yīng)該是最為優(yōu)秀的。以上觀點(diǎn)純屬個(gè)人觀點(diǎn)！

Q：當(dāng)一個(gè)系統(tǒng)中既存在有RF小信號，又有高速時(shí)鐘信號時(shí)，通常我們采用數(shù)/模分開布局，通過物理隔離、濾波等方式減少電磁干擾，但是這樣對于小型化、高集成以及減小結(jié)構(gòu)加工成本來說當(dāng)然不利，而且效果仍然不一定滿意，因?yàn)椴还苁菙?shù)字接地還是模擬接地點(diǎn)，最后都會(huì)接到機(jī)殼地上去，從而使得干擾通過接地耦合到前端，這是我們非常頭痛的問題，想請教專家這方面的措施。
A：既有RF小信號，又有高速時(shí)鐘信號的情況較為復(fù)雜，干擾的原因需要做仔細(xì)的分析，并相應(yīng)的嘗試用不同的方法來解決。要按照具體的應(yīng)用來看，可以嘗試一下以下的方法。
0、存在RF小信號，高速時(shí)鐘信號時(shí)，首先是要將電源的供應(yīng)分開，不宜采用開關(guān)電源，可以選用線性電源。
1、選擇RF小信號，高速時(shí)鐘信號其中的一種信號，連接采用屏蔽電纜的方式，應(yīng)該可以。
2、將數(shù)字的接地點(diǎn)與電源的地相連（要求電源的隔離度較好）,模擬接地點(diǎn)接到機(jī)殼地上。
3、嘗試采用濾波的方式去除干擾。

Q：線路板設(shè)計(jì)如果考慮EMC，必定提高不少成本。請問如何盡可能的答道EMC要求，又不致帶太大的成本壓力？謝謝。
A：在實(shí)際應(yīng)用中僅僅依*印制板設(shè)計(jì)是無法從根本上解決問題的，但是我們可以通過印制板來改善它：合理的器件布局，主要是感性的器件的放置，盡可能的短的布線連接，同時(shí)合理的接地分配，在可能的情況下將板上所有器件的Chassis ground 用專門的一層連接在一起，設(shè)計(jì)專門的并與設(shè)備的外殼緊密相連的結(jié)合點(diǎn)。在選擇器件時(shí)，應(yīng)就低不就高，用慢不用快的原則。

Q：我希望PCB方面：
1、PCB的自動(dòng)布線。
2、1）+熱分析
3、1）+時(shí)序分析
4、1）+阻抗分析
5、1）+（2）+（3）
6、1）+（3）+（4）
7、1）+（2）+（3）+（4）我應(yīng)當(dāng)如何選擇，才能得到最好的性價(jià)比。我希望PLD方面：VHDL編程--》仿真--》綜合--》下載等步驟，我是分別用獨(dú)立的工具好？還是用PLD芯片廠家提供的集成環(huán)境好？
A：目前的PCB設(shè)計(jì)軟件中，熱分析都不是強(qiáng)項(xiàng)，所以并不建議選用，其它的功能1.3.4可以選擇PADS或Cadence性能價(jià)格比都不錯(cuò)。PLD的設(shè)計(jì)的初學(xué)者可以采用PLD芯片廠家提供的集成環(huán)境，在做到百萬門以上的設(shè)計(jì)時(shí)可以選用單點(diǎn)工具。

Q：PCB設(shè)計(jì)中需要注意哪些問題？
A：PCB設(shè)計(jì)時(shí)所要注意的問題隨著應(yīng)用產(chǎn)品的不同而不同。就象數(shù)字電路與仿真電路要注意的地方不盡相同那樣。以下僅概略的幾個(gè)要注意的原則。1、PCB層疊的決定；包括電源層、地層、走線層的安排，各走線層的走線方向等。這些都會(huì)影響信號品質(zhì)，甚至電磁輻射問題。2、電源和地相關(guān)的走線與過孔(via)要盡量寬，盡量大。3、不同特性電路的區(qū)域配置。良好的區(qū)域配置對走線的難易，甚至信號質(zhì)量都有相當(dāng)大的關(guān)系。4、要配合生產(chǎn)工廠的制造工藝來設(shè)定DRC (Design Rule Check)及與測試相關(guān)的設(shè)計(jì)(如測試點(diǎn))。其它與電氣相關(guān)所要注意的問題就與電路特性有絕對的關(guān)系，例如，即便都是數(shù)字電路，是否注意走線的特性阻抗就要視該電路的速度與走線長短而定。

Q：在高速PCB設(shè)計(jì)時(shí)我們使用的軟件都只不過是對設(shè)置好的EMC、EMI規(guī)則進(jìn)行檢查，而設(shè)計(jì)者應(yīng)該從那些方面去考慮EMC、EMI的規(guī)則呢怎樣設(shè)置規(guī)則呢我使用的是CADENCE公司的軟件。
A：一般EMI/EMC設(shè)計(jì)時(shí)需要同時(shí)考慮輻射(radiated)與傳導(dǎo)(conducted)兩個(gè)方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分. 一個(gè)好的EMI/EMC設(shè)計(jì)必須一開始布局時(shí)就要考慮到器件的位置,PCB迭層的安排, 重要聯(lián)機(jī)的走法, 器件的選擇等, 如果這些沒有事前有較佳的安排, 事后解決則會(huì)事倍功半, 增加成本. 例如時(shí)鐘產(chǎn)生器的位置盡量不要*近對外的連接器, 高速信號盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射, 器件所推的信號之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲. 另外, 注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. 最后, 適當(dāng)?shù)倪x擇PCB與外殼的接地點(diǎn)(chassis ground)。

Q：線路板設(shè)計(jì)如果考慮EMC，必定提高不少成本。請問如何盡可能的答道EMC要求，又不致帶太大的成本壓力？謝謝。
A：PCB板上會(huì)因EMC而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個(gè)系統(tǒng)通過EMC的要求。以下僅就PCB板的設(shè)計(jì)技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。1、盡可能選用信號斜率(slew rate)較慢的器件，以降低信號所產(chǎn)生的高頻成分。2、注意高頻器件擺放的位置，不要太*近對外的連接器。3、注意高速信號的阻抗匹配，走線層及其回流電流路徑(return current path)，以減少高頻的反射與輻射。4、在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼?。特別注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計(jì)所需。5、對外的連接器附近的地可與地層做適當(dāng)分割，并將連接器的地就近接到chassis ground。6、可適當(dāng)運(yùn)用ground guard/shunt traces在一些特別高速的信號旁。但要注意guard/shunt traces對走線特性阻抗的影響。7、電源層比地層內(nèi)縮20H，H為電源層與地層之間的距離。

Q：在高速PCB設(shè)計(jì)時(shí)為了防止反射就要考慮阻抗匹配，但由于PCB的加工工藝限制了阻抗的連續(xù)性而仿真又仿不到，在原理圖的設(shè)計(jì)時(shí)怎樣來考慮這個(gè)問題？另外關(guān)于IBIS模型，不知在那里能提供比較準(zhǔn)確的IBIS模型庫。我們從網(wǎng)上下載的庫大多數(shù)都不太準(zhǔn)確，很影響仿真的參考性。
A：在設(shè)計(jì)高速PCB電路時(shí)，阻抗匹配是設(shè)計(jì)的要素之一。而阻抗值跟走線方式有絕對的關(guān)系，例如是走在表面層(microstrip)或內(nèi)層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質(zhì)等均會(huì)影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會(huì)因線路模型或所使用的數(shù)學(xué)算法的限制而無法考慮到一些阻抗不連續(xù)的布線情況，這時(shí)候在原理圖上只能預(yù)留一些terminators(端接)，如串聯(lián)電阻等，來緩和走線阻抗不連續(xù)的效應(yīng)。真正根本解決問題的方法還是布線時(shí)盡量注意避免阻抗不連續(xù)的發(fā)生。IBIS模型的準(zhǔn)確性直接影響到仿真的結(jié)果?；旧螴BIS可看成是實(shí)際芯片I/O buffer等效電路的電氣特性資料，一般可由SPICE模型轉(zhuǎn)換而得(亦可采用測量，但限制較多)，而SPICE的資料與芯片制造有絕對的關(guān)系，所以同樣一個(gè)器件不同芯片廠商提供，其SPICE的資料是不同的，進(jìn)而轉(zhuǎn)換后的IBIS模型內(nèi)之資料也會(huì)隨之而異。也就是說，如果用了A廠商的器件，只有他們有能力提供他們器件準(zhǔn)確模型資料，因?yàn)闆]有其它人會(huì)比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的IBIS不準(zhǔn)確，只能不斷要求該廠商改進(jìn)才是根本解決之道。

Q：通常Protel比較流行，市面上的書也多。請介紹一下Protel,PowerPCB,orCAD等軟件的優(yōu)劣和適用場合。謝謝。
A：我沒有太多使用這些軟件的經(jīng)驗(yàn), 以下僅提供幾個(gè)比較的方向：1、使用者的接口是否容易操作；2、推擠線的能力(此項(xiàng)關(guān)系到繞線引擎的強(qiáng)弱)；3、鋪銅箔編輯銅箔的難易；4、走線規(guī)則設(shè)定是否符合設(shè)計(jì)要求；5、機(jī)構(gòu)圖接口的種類；6、零件庫的創(chuàng)建、管理、調(diào)用等是否容易；7、檢驗(yàn)設(shè)計(jì)錯(cuò)誤的能力是否完善；

Q：（1）PROTEL98 中如何干預(yù)自動(dòng)布線的走向？（2）PROTEL98 中PCB板上已經(jīng)有手工布線，如何設(shè)置，在自動(dòng)布線時(shí)才能不改變PCB板上已經(jīng)布好的線條？
A：抱歉，我沒有使用Protel的經(jīng)驗(yàn)所以無法給你建議。

Q：當(dāng)一塊PCB板中有多個(gè)數(shù)/模功能塊時(shí)，常規(guī)做法是要將數(shù)/模地分開，并分別在一點(diǎn)相連。這樣，一塊PCB板上的地將被分割成多塊，而且如何相互連接也大成問題。但有人采用另外一種辦法，即在確保數(shù)/模分開布局，且數(shù)/模信號走線相互不交*的情況下，整個(gè)PCB板地不做分割，數(shù)/模地都連到這個(gè)