電子發(fā)燒友App
射頻系統(tǒng)在生產(chǎn)生活的出現(xiàn)的頻率越來越高，在物流行業(yè)，RFID射頻識別技術(shù)有著很多應(yīng)用，此技術(shù)同樣應(yīng)用在了二代身份證上。在未來的5G探索中，5G射頻模塊也將推動著移動通信技術(shù)的發(fā)展。在實際RF電路設(shè)計時，真正實用的技巧是當(dāng)這些準(zhǔn)則和法則因各種設(shè)計約束而無法準(zhǔn)確地實施時如何對它們進(jìn)行折中處理。
當(dāng)然，有許多重要的RF設(shè)計課題值得討論，包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長和駐波等，在全面掌握各類設(shè)計原則前提下的仔細(xì)規(guī)劃是一次性成功設(shè)計的保證。
??
一、RF電路設(shè)計的常見問題
如果模擬電路(射頻)和數(shù)字電路單獨工作，可能各自工作良好。但是，一旦將二者放在同一塊電路板上，使用同一個電源一起工作，整個系統(tǒng)很可能就不穩(wěn)定。
這主要是因為數(shù)字信號頻繁地在地和正電源(>3 V)之間擺動，而且周期特別短，常常是納秒級的。由于較大的振幅和較短的切換時間。使得這些數(shù)字信號包含大量且獨立于切換頻率的高頻成分。在模擬部分，從無線調(diào)諧回路傳到無線設(shè)備接收部分的信號一般小于lμV。
因此數(shù)字信號與射頻信號之間的差別會達(dá)到120 dB。顯然，如果不能使數(shù)字信號與射頻信號很好地分離。微弱的射頻信號可能遭到破壞,這樣一來，無線設(shè)備工作性能就會惡化，甚至完全不能工作。
2、供電電源的噪聲干擾
射頻電路對于電源噪聲相當(dāng)敏感,尤其是對毛刺電壓和其他高頻諧波。微控制器會在每個內(nèi)部時鐘周期內(nèi)短時間突然吸人大部分電流,這是由于現(xiàn)代微控制器都采用CMOS工藝制造。
因此，假設(shè)一個微控制器以lMHz的內(nèi)部時鐘頻率運行，它將以此頻率從電源提取電流。
如果不采取合適的電源去耦，必將引起電源線上的電壓毛刺。如果這些電壓毛刺到達(dá)電路RF部分的電源引腳,嚴(yán)重時可能導(dǎo)致工作失效。
3、不合理的地線
如果RF電路的地線處理不當(dāng)，可能產(chǎn)生一些奇怪的現(xiàn)象。對于數(shù)字電路設(shè)計，即使沒有地線層,大多數(shù)數(shù)字電路功能也表現(xiàn)良好。而在RF頻段，即使一根很短的地線也會如電感器一樣作用。
粗略地計算,每毫米長度的電感量約為l nH,433 MHz時10 toni PCB線路的感抗約27Ω。如果不采用地線層，大多數(shù)地線將會較長，電路將無法具有設(shè)計的特性。
4、天線對其他模擬電路部分的輻射干擾
在PCB電路設(shè)計中，板上通常還有其他模擬電路。
例如，許多電路上都有模，數(shù)轉(zhuǎn)換(ADC)或數(shù)／模轉(zhuǎn)換器(DAC)。射頻發(fā)送器的天線發(fā)出的高頻信號可能會到達(dá)ADC的模擬淙攵?。因?魏蔚緶廢唄范伎贍莧縑煜咭謊⒊齷蚪郵誖F信號。如果ADC輸入端的處理不合理，RF信號可能在ADC輸入的ESD二極管內(nèi)自激。從而引起ADC偏差。
二、五大經(jīng)驗總結(jié)
1、射頻電路布局原則
在設(shè)計RF布局時,必須優(yōu)先滿足以下幾個總原則：
(1)盡可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔離開來，簡單地說，就是讓高功率RF發(fā)射電路遠(yuǎn)離低功率RF接收電路；
(2)確保PCB板上高功率區(qū)至少有一整塊地，最好上面沒有過孔，當(dāng)然，銅箔面積越大越好；
(3)電路和電源去耦同樣也極為重要；
(4)RF輸出通常需要遠(yuǎn)離RF輸入；
(5)敏感的模擬信號應(yīng)該盡可能遠(yuǎn)離高速數(shù)字信號和RF信；
?
2、物理分區(qū)、電氣分區(qū)設(shè)計分區(qū)
可以分解為物理分區(qū)和電氣分區(qū)。物理分區(qū)主要涉及元器件布局、朝向和屏蔽等問題；電氣分區(qū)可以繼續(xù)分解為電源分配、RF走線、敏感電路和信號以及接地等的分區(qū)。
3、在手機PCB板設(shè)計時，應(yīng)注意幾個方面
（1）、電源、地線的處理：
a、眾所周知的是在電源、地線之間加上去耦電容。
b、盡量加寬電源、地線寬度，最好是地線比電源線寬。?
c、用大面積銅層作地線用，在印制板上把沒被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影?，電源，地線各占用一層。
（2）、數(shù)字電路與模擬電路的共地處理
所以必須在PCB內(nèi)部進(jìn)行處理數(shù)、模共地的問題，而在板內(nèi)部數(shù)字地和模擬地實際上是分開的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數(shù)字地與模擬地有一點短接，請注意，只有一個連接點。也有在PCB上不共地的，這由系統(tǒng)設(shè)計來決定。
（3）、信號線布在電（地）層上
在電（地）層上進(jìn)行布線，首先應(yīng)考慮用電源層，其次才是地層，因為最好是保留地層的完整性。
（4）、大面積導(dǎo)體中連接腿的處理
在大面積的接地（電）中，常用元器件的腿與其連接，對連接腿的處理需要進(jìn)行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，這樣可使在焊接時因截面過分散熱而產(chǎn)生虛焊點的可能性大大減少。
（5）、布線中網(wǎng)絡(luò)系統(tǒng)的作用
在許多CAD系統(tǒng)中，布線是依據(jù)網(wǎng)絡(luò)系統(tǒng)決定的。網(wǎng)格過密，通路雖然有所增加，但步進(jìn)太小，圖場的數(shù)據(jù)量過大，這必然對設(shè)備的存貯空間有更高的要求，同時也對象計算機類電子產(chǎn)品的運算速度有極大的影響。
標(biāo)準(zhǔn)元器件兩腿之間的距離為0.1英寸（2.54mm），所以網(wǎng)格系統(tǒng)的基礎(chǔ)一般就定為0.1英寸（2.54 mm）或小于0.1英寸的整倍數(shù)，如：0.05英寸、0.025英寸、0.02英寸等。
4、高頻PCB設(shè)計技巧和方法
(1）傳輸線拐角要采用45°角，以降低回?fù)p。
(2）要采用絕緣常數(shù)值按層次嚴(yán)格受控的高性能絕緣電路板。這種方法有利于對絕緣材料與鄰近布線之間的電磁場進(jìn)行有效管理。
(3）要完善有關(guān)高精度蝕刻的PCB設(shè)計規(guī)范。要考慮規(guī)定線寬總誤差為+/-0.0007英寸、對布線形狀的下切（undercut）和橫斷面進(jìn)行管理并指定布線側(cè)壁電鍍條件。對布線（導(dǎo)線）幾何形狀和涂層表面進(jìn)行總體管理，對解決與微波頻率相關(guān)的趨膚效應(yīng)問題及實現(xiàn)這些規(guī)范相當(dāng)重要。
(4）突出引線存在抽頭電感，要避免使用有引線的組件。高頻環(huán)境下，最好使用表面安裝組件。
(5）對信號過孔而言，要避免在敏感板上使用過孔加工（pth）工藝，因為該工藝會導(dǎo)致過孔處產(chǎn)生引線電感。
(6）要提供豐富的接地層。要采用模壓孔將這些接地層連接起來防止3維電磁場對電路板的影響。
(7）要選擇非電解鍍鎳或浸鍍金工藝，不要采用HASL法進(jìn)行電鍍。
(8）阻焊層可防止焊錫膏的流動。但是，由于厚度不確定性和絕緣性能的未知性，整個板表面都覆蓋阻焊材料將會導(dǎo)致微帶設(shè)計中的電磁能量的較大變化。一般采用焊壩（solder dam）來作阻焊層的電磁場。
?
5、電磁兼容性設(shè)計
電磁兼容性是指電子設(shè)備在各種電磁環(huán)境中仍能夠協(xié)調(diào)、有效地進(jìn)行工作的能力。
電磁兼容性設(shè)計的目的是使電子設(shè)備既能抑制各種外來的干擾，使電子設(shè)備在特定的電磁環(huán)境中能夠正常工作，同時又能減少電子設(shè)備本身對其它電子設(shè)備的電磁干擾。
電磁兼容性設(shè)計的時候需要考慮一下幾個方面：選擇合理的導(dǎo)線寬度、采用正確的布線策略、為了抑制印制板導(dǎo)線之間的串?dāng)_，在設(shè)計布線時應(yīng)盡量避免長距離的平等走線、避免高頻信號通過印制導(dǎo)線時產(chǎn)生的電磁輻射、抑制反射干擾、電路板設(shè)計過程中采用差分信號線布線策略?！ ?/p>
工商網(wǎng)監(jiān)
評論