射頻電路layout總結(jié)

射頻電路板設(shè)計由于在理論上還有很多不確定性，因此常被形容為一種“黑色藝術(shù)”，但這個觀點只有部分正確，RF電路板設(shè)計也有許多可以遵循的準則和不應(yīng)該被忽視的法則。

在實際設(shè)計時，真正實用的技巧是當這些準則和法則因各種設(shè)計約束而無法準確地實施時如何對它們進行折衷處理。

當然，有許多重要的RF設(shè)計課題值得討論，包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長和駐波等，在全面掌握各類設(shè)計原則前提下的仔細規(guī)劃是一次性成功設(shè)計的保證。

一、RF電路設(shè)計的常見問題

1、數(shù)字電路模塊和模擬電路模塊之間的干擾

如果模擬電路(射頻)和數(shù)字電路單獨工作，可能各自工作良好。但是，一旦將二者放在同一塊電路板上，使用同一個電源一起工作，整個系統(tǒng)很可能就不穩(wěn)定。這主要是因為數(shù)字信號頻繁地在地和正電源(>3 V)之間擺動，而且周期特別短，常常是納秒級的。由于較大的振幅和較短的切換時間。使得這些數(shù)字信號包含大量且獨立于切換頻率的高頻成分。

在模擬部分，從無線調(diào)諧回路傳到無線設(shè)備接收部分的信號一般小于lμV。因此數(shù)字信號與射頻信號之間的差別會達到120 dB。顯然.如果不能使數(shù)字信號與射頻信號很好地分離。微弱的射頻信號可能遭到破壞,這樣一來，無線設(shè)備工作性能就會惡化，甚至完全不能工作。

2、供電電源的噪聲干擾

射頻電路對于電源噪聲相當敏感,尤其是對毛刺電壓和其他高頻諧波。微控制器會在每個內(nèi)部時鐘周期內(nèi)短時間突然吸人大部分電流,這是由于現(xiàn)代微控制器都采用CMOS工藝制造。因此。假設(shè)一個微控制器以1MHz的內(nèi)部時鐘頻率運行，它將以此頻率從電源提取電流。如果不采取合適的電源去耦.必將引起電源線上的電壓毛刺。如果這些電壓毛刺到達電路RF部分的電源引腳,嚴重時可能導(dǎo)致工作失效。

3、不合理的地線

如果RF電路的地線處理不當,可能產(chǎn)生一些奇怪的現(xiàn)象。對于數(shù)字電路設(shè)計,即使沒有地線層,大多數(shù)數(shù)字電路功能也表現(xiàn)良好。而在RF頻段，即使一根很短的地線也會如電感器一樣作用。粗略計算,每mm長度的電感量約為1 nH, 433 MHz時10 mm的 PCB線路的感抗約27Ω。如果不采用地線層，大多數(shù)地線將會較長，電路將無法具有設(shè)計的特性。

4、天線對其他模擬電路部分的輻射干擾

在PCB電路設(shè)計中，板上通常還有其他模擬電路。如許多電路上都有AD/DA。射頻發(fā)送器的天線發(fā)出的高頻信號可能會到達ADC的模擬輸入端。因為任何電路線路都可能如天線一樣發(fā)出或接收RF信號。如果ADC輸入端的處理不合理，RF信號可能在ADC輸入的ESD二極管內(nèi)自激，從而引起ADC偏差。

二、射頻電路布局原則

在設(shè)計RF布局時,必須優(yōu)先滿足以下幾個總原則： (1)盡可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔離開來，簡單地說，就是讓高功率RF發(fā)射電路遠離低功率RF接收電路; (2)確保PCB板上高功率區(qū)至少有一整塊地，最好上面沒有過孔，當然，銅箔面積越大越好; (3)電路和電源去耦同樣也極為重要; (4)RF輸出通常需要遠離RF輸入; (5)敏感的模擬信號應(yīng)該盡可能遠離高速數(shù)字信號和RF信;

三、物理分區(qū)、電氣分區(qū)設(shè)計分區(qū)

分解物理分區(qū)和電氣分區(qū)。物理分區(qū)主要涉及元器件布局、朝向和屏蔽等問題; 電氣分區(qū)可以繼續(xù)分解為電源分配、RF走線、敏感電路和信號以及接地等的分區(qū)。

1、物理分區(qū)問題

元器件布局是實現(xiàn)一個優(yōu)秀RF設(shè)計的關(guān)鍵，最有效的技術(shù)是首先固定位于RF路徑上的元器件，并調(diào)整其朝向以將RF路徑的長度減到最小，并使RF輸入遠離RF輸出，并盡可能遠離高功率電路和低噪音電路。 最有效的電路板堆疊方法是將主接地面(主地)安排在表層下的第二層，并盡可能將RF線走在表層上。

將RF路徑上的過孔尺寸減到最小不僅可以減少路徑電感，而且還可以減少主地上的虛焊點，并可減少RF能量泄漏到層疊板內(nèi)其他區(qū)域的機會。 在物理空間上，像多級放大器這樣的線性電路通常足以將多個RF區(qū)之間相互隔離開來，但是雙工器、混頻器和中頻放大器/混頻器總是有多個RF/IF信號相互干擾，因此必須小心地將這一影響減到最小。

2、RF與IF走線應(yīng)盡可能走十字交叉，并盡可能在它們之間隔一塊地

正確的RF路徑對整塊PCB板的性能而言非常重要，這也就是為什么元器件布局通常在手機PCB板設(shè)計中占大部分時間的原因。在手機PCB板設(shè)計上，通?？梢詫⒌驮胍舴糯笃麟娐贩旁赑CB板的某一面，而高功率放大器放在另一面，并最終藉由雙工器在同一面上將它們連接到RF天線的一端和基頻處理器的另一端。這需要一些技巧來確保RF能量不會藉由過孔，從板的一面?zhèn)鬟f到另一面，常用的技術(shù)是在兩面都使用盲孔。可以藉由將盲孔安排在PCB板兩面都不受RF干擾的區(qū)域，來將過孔的不利影響減到最小。

3、恰當和有效的芯片電源去耦也非常重要

許多集成了線性線路的RF芯片對電源的噪音非常敏感，通常每個芯片都需要采用高達四個電容和一個隔離電感來確保濾除所有的電源噪音。一塊集成電路或放大器常常帶有一個開漏極輸出，因此需要一個上拉電感來提供一個高阻抗RF負載和一個低阻抗直流電源，同樣的原則也適用于對這一電感端的電源進行去耦。

有些芯片需要多個電源才能工作，因此你可能需要兩到三套電容和電感來分別對它們進行去耦處理，如果該芯片周圍沒有足夠的空間，那么去耦效果可能不佳。尤其需要特別注意的是：電感極少并行靠在一起，因為這將形成一個空芯變壓器并相互感應(yīng)產(chǎn)生干擾信號，因此它們之間的距離至少要相當于其中一個器件的高度，或者成直角排列以將其互感減到最小。

4、電氣分區(qū)原則大體上與物理分區(qū)相同，但還包含一些其它因素

手機的某些部分采用不同工作電壓，并借助軟件對其進行控制，以延長電池工作壽命。這意味著手機需要運行多種電源，而這給隔離帶來了更多的問題。 電源通常從連接器引入，并立即進行去耦處理以濾除任何來自線路板外部的噪聲，然后再經(jīng)過一組開關(guān)或穩(wěn)壓器之后對其進行分配。

手機PCB板上大多數(shù)電路的直流電流都相當小，因此走線寬度通常不是問題，不過，必須為高功率放大器的電源單獨走一條盡可能寬的大電流線，以將傳輸壓降減到最低。為了避免太多電流損耗，需要采用多個過孔來將電流從某一層傳遞到另一層。

此外，如果不能在高功率放大器的電源引腳端對它進行充分的去耦，那么高功率噪聲將會輻射到整塊板上，并帶來各種各樣的問題。 高功率放大器的接地相當關(guān)鍵，并經(jīng)常需要為其設(shè)計一個金屬屏蔽罩。在大多數(shù)情況下，同樣關(guān)鍵的是確保RF輸出遠離RF輸入。這也適用于放大器、緩沖器和濾波器。在最壞情況下，如果放大器和緩沖器的輸出以適當?shù)南辔缓驼穹答伒剿鼈兊妮斎攵?，那么它們就有可能產(chǎn)生自激振蕩。

在最好情況下，它們將能在任何溫度和電壓條件下穩(wěn)定地工作。 實際上，它們可能會變得不穩(wěn)定，并將噪音和互調(diào)信號添加到RF信號上。如果射頻信號線不得不從濾波器的輸入端繞回輸出端，這可能會嚴重損害濾波器的帶通特性。為了使輸入和輸出得到良好的隔離，首先必須在濾波器周圍布1圈地，其次濾波器下層區(qū)域也要布1塊地，并與圍繞濾波器的主地連接起來。把需要穿過濾波器的信號線盡可能遠離濾波器引腳也是個好方法。

5、金屬屏蔽罩

有時，不太可能在多個電路區(qū)塊之間保留足夠的區(qū)隔，在這種情況下就必須考慮采用金屬屏蔽罩將射頻能量屏蔽在RF區(qū)域內(nèi)，但金屬屏蔽罩也有副作用，例如：制造成本和裝配成本都很高。 外形不規(guī)則的金屬屏蔽罩在制造時很難保證高精密度，長方形或正方形金屬屏蔽罩又使零組件布局受到一些限制；金屬屏蔽罩不利于零組件更換和故障移位；由于金屬屏蔽罩必須焊在接地面上，而且必須與零組件保持一個適當?shù)木嚯x，因此需要占用寶貴的PCB板空間。 盡可能保證金屬屏蔽罩的完整非常重要，所以進入金屬屏蔽罩的數(shù)字信號線應(yīng)該盡可能走內(nèi)層，而且最好將信號線路層的下一層設(shè)為接地層。

RF信號線可以從金屬屏蔽罩底部的小缺口和接地缺口處的布線層走線出去，不過缺口處周圍要盡可能被廣大的接地面積包圍，不同信號層上的接地可藉由多個過孔連在起。盡管有以上的缺點，但是金屬屏蔽罩仍然非常有效，而且常常是隔離關(guān)鍵電路的唯一解決方案。

6、要保證不增加噪聲必須從以下幾個方面考慮

首先，控制線的期望頻寬范圍可能從DC直到2MHz，而通過濾波來去掉這么寬頻帶的噪聲幾乎是不可能的;其次，VCO控制線通常是一個控制頻率的反饋回路的一部分，它在很多地方都有可能引入噪聲，因此必須非常小心處理VCO控制線。要確保RF走線下層的地是實心的，而且所有的元器件都牢固地連到主地上，并與其它可能帶來噪聲的走線隔離開來。

此外，要確保VCO的電源已得到充分去耦，由于VCO的RF輸出往往是一個相對較高的電平，VCO輸出信號很容易干擾其它電路，因此必須對VCO加以特別注意。事實上，VCO往往布放在RF區(qū)域的末端，有時它還需要一個金屬屏蔽罩。

諧振電路(一個用于發(fā)射機，另一個用于接收機)與VCO有關(guān)，但也有它自己的特點。簡單地講，諧振電路是一個帶有容性二極管的并行諧振電路，它有助于設(shè)置VCO工作頻率和將語音或數(shù)據(jù)調(diào)制到RF信號上。所有VCO的設(shè)計原則同樣適用于諧振電路。由于諧振電路含有數(shù)量相當多的元器件、板上分布區(qū)域較寬以及通常運行在一個很高的RF頻率下，因此諧振電路通常對噪聲非常敏感。

信號通常排列在芯片的相鄰腳上，但這些信號引腳又需要與相對較大的電感和電容配合才能工作，這反過來要求這些電感和電容的位置必須靠得很近，并連回到一個對噪聲很敏感的控制環(huán)路上。要做到這點是不容易的。

自動增益控制(AGC)放大器同樣是一個容易出問題的地方，不管是發(fā)射還是接收電路都會有AGC放大器。AGC放大器通常能有效地濾掉噪聲，不過由于手機具備處理發(fā)射和接收信號強度快速變化的能力，因此要求AGC電路有一個相當寬的帶寬，而這使某些關(guān)鍵電路上的AGC放大器很容易引入噪聲。設(shè)計AGC線路必須遵守良好的模擬電路設(shè)計技術(shù)，而這跟很短的運放輸入引腳和很短的反饋路徑有關(guān)，這兩處都必須遠離RF、IF或高速數(shù)字信號走線。

同樣，良好的接地也必不可少，而且芯片的電源必須得到良好的去耦。如果必須要在輸入或輸出端走一根長線，那么最好是在輸出端，通常輸出端的阻抗要低得多，而且也不容易感應(yīng)噪聲。通常信號電平越高，就越容易把噪聲引入到其它電路。

在所有PCB設(shè)計中，盡可能將數(shù)字電路遠離模擬電路是一條總的原則，它同樣也適用于RF PCB設(shè)計。公共模擬地和用于屏蔽和隔開信號線的地通常是同等重要的，因此在設(shè)計早期階段，仔細的計劃、考慮周全的元器件布局和徹底的布局*估都非常重要，同樣應(yīng)使RF線路遠離模擬線路和一些很關(guān)鍵的數(shù)字信號，所有的RF走線、焊盤和元件周圍應(yīng)盡可能多填接地銅皮，并盡可能與主地相連。

如果RF走線必須穿過信號線，那么盡量在它們之間沿著RF走線布一層與主地相連的地。如果不可能的話，一定要保證它們是十字交叉的，這可將容性耦合減到最小，同時盡可能在每根RF走線周圍多布一些地，并把它們連到主地。

四、PCB板設(shè)計時應(yīng)注意幾個方面

1、電源、地線的處理

對每個從事電子產(chǎn)品設(shè)計的工程人員來說都明白地線與電源線之間噪音所產(chǎn)生的原因，現(xiàn)只對降低式抑制噪音作以表述：

(1)眾所周知的是在電源、地線之間加上去耦電容。

(2)盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線>電源線>信號線，通常信號線寬為：0.2～0.3mm，最經(jīng)細寬度可達0.05～0.07mm，電源線為1.2～2.5 mm。對數(shù)字電路的PCB可用寬的地導(dǎo)線組成一個回路， 即構(gòu)成一個地網(wǎng)來使用(模擬電路的地不能這樣使用)

(3)用大面積銅層作地線用，在印制板上把沒被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影?，電源，地線各占用一層。

2、數(shù)字電路與模擬電路的共地處理

現(xiàn)在有許多PCB不再是單一功能電路(數(shù)字或模擬電路)，而是由數(shù)字電路和模擬電路混合構(gòu)成的。因此在布線時就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。數(shù)字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的信號線盡可能遠離敏感的模擬電路器件，對地線來說，整人PCB對外界只有一個結(jié)點，所以必須在PCB內(nèi)部進行處理數(shù)、模共地的問題，而在板內(nèi)部數(shù)字地和模擬地實際上是分開的它們之間互不相連，只是在PCB與外界連接的接口處(如插頭等)。數(shù)字地與模擬地有一點短接，請注意，只有一個連接點。也有在PCB上不共地的，這由系統(tǒng)設(shè)計來決定。

3、信號線布在電(地)層上

在多層印制板布線時，由于在信號線層沒有布完的線剩下已經(jīng)不多，再多加層數(shù)就會造成浪費也會給生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，為解決這個矛盾，可以考慮在電(地)層上進行布線。首先應(yīng)考慮用電源層，其次才是地層。因為最好是保留地層的完整性。

4、大面積導(dǎo)體中連接腿的處理

在大面積的接地(電)中，常用元器件的腿與其連接，對連接腿的處理需要進行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對元件的焊接裝配就存在一些不良隱患。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離(heat shield)俗稱熱焊盤(Thermal)，這樣，可使在焊接時因截面過分散熱而產(chǎn)生虛焊點的可能性大大減少。多層板的接電(地)層腿的處理相同。

5、布線中網(wǎng)絡(luò)系統(tǒng)的作用

在許多CAD系統(tǒng)中，布線是依據(jù)網(wǎng)絡(luò)系統(tǒng)決定的。網(wǎng)格過密，通路雖然有所增加，但步進太小，圖場的數(shù)據(jù)量過大，這必然對設(shè)備的存貯空間有更高的要求，同時也對象計算機類電子產(chǎn)品的運算速度有極大的影響。而有些通路是無效的，如被元件腿的焊盤占用的或被安裝孔、定們孔所占用的等。網(wǎng)格過疏，通路太少對布通率的影響極大。所以要有一個疏密合理的網(wǎng)格系統(tǒng)來支持布線的進行。標準元器件兩腿之間的距離為0.1英寸(2.54mm)，所以網(wǎng)格系統(tǒng)的基礎(chǔ)一般就定為0.1英寸(2.54 mm)或小于0.1英寸的整倍數(shù)，如：0.05英寸、0.025英寸、0.02英寸等。

五、高頻PCB設(shè)計技巧和方法

1、傳輸線拐角要采用45°角，以降低回損；

2、要采用絕緣常數(shù)值按層次嚴格受控的高性能絕緣電路板。這種方法有利于對絕緣材料與鄰近布線之間的電磁場進行有效管理。

3、要完善有關(guān)高精度蝕刻的PCB設(shè)計規(guī)范。要考慮規(guī)定線寬總誤差為+/-0.0007英寸、對布線形狀的下切(undercut)和橫斷面進行管理并指定布線側(cè)壁電鍍條件。對布線(導(dǎo)線)幾何形狀和涂層表面進行總體管理，對解決與微波頻率相關(guān)的趨膚效應(yīng)問題及實現(xiàn)這些規(guī)范相當重要。

4、突出引線存在抽頭電感，要避免使用有引線的組件。高頻環(huán)境下，最好使用表面安裝組件。

5、對信號過孔而言，要避免在敏感板上使用過孔加工(pth)工藝，因為該工藝會導(dǎo)致過孔處產(chǎn)生引線電感。

6、要提供豐富的接地層。要采用模壓孔將這些接地層連接起來防止3維電磁場對電路板的影響。

7、要選擇非電解鍍鎳或浸鍍金工藝，不要采用HASL法進行電鍍。

8、阻焊層可防止焊錫膏的流動。但是，由于厚度不確定性和絕緣性能的未知性，整個板表面都覆蓋阻焊材料將會導(dǎo)致微帶設(shè)計中的電磁能量的較大變化。一般采用焊壩(solder dam)來作阻焊層的電磁場。

這種情況下，我們管理著微帶到同軸電纜之間的轉(zhuǎn)換。在同軸電纜中，地線層是環(huán)形交織的，并且間隔均勻。在微帶中，接地層在有源線之下。這就引入了某些邊緣效應(yīng)，需在設(shè)計時了解、預(yù)測并加以考慮。當然，這種不匹配也會導(dǎo)致回損，必須最大程度減小這種不匹配以避免產(chǎn)生噪音和信號干擾。

六、EMC設(shè)計

電磁兼容性是指電子設(shè)備在各種電磁環(huán)境中仍能夠協(xié)調(diào)、有效地進行工作的能力。電磁兼容性設(shè)計的目的是使電子設(shè)備既能抑制各種外來的干擾，使電子設(shè)備在特定的電磁環(huán)境中能夠正常工作，同時又能減少電子設(shè)備本身對其它電子設(shè)備的電磁干擾。

1、選擇合理的導(dǎo)線寬度

由于瞬變電流在印制線條上所產(chǎn)生的沖擊干擾主要是由印制導(dǎo)線的電感成分造成的，因此應(yīng)盡量減小印制導(dǎo)線的電感量。印制導(dǎo)線的電感量與其長度成正比，與其寬度成反比，因而短而精的導(dǎo)線對抑制干擾是有利的。時鐘引線、行驅(qū)動器或總線驅(qū)動器的信號線常常載有大的瞬變電流，印制導(dǎo)線要盡可能地短。對于分立元件電路，印制導(dǎo)線寬度在1.5mm左右時，即可完全滿足要求;對于集成電路，印制導(dǎo)線寬度可在0.2～1.0mm之間選擇。

2、采用正確的布線策略

采用平等走線可以減少導(dǎo)線電感，但導(dǎo)線之間的互感和分布電容增加，如果布局允許，最好采用井字形網(wǎng)狀布線結(jié)構(gòu)，具體做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。

3、有效地抑制串擾

為了抑制印制板導(dǎo)線之間的串擾，在設(shè)計布線時應(yīng)盡量避免長距離的平等走線，盡可能拉開線與線之間的距離，信號線與地線及電源線盡可能不交叉。在一些對干擾十分敏感的信號線之間設(shè)置一根接地的印制線，可以有效地抑制串擾。

4、為了避免高頻信號通過印制導(dǎo)線時產(chǎn)生的電磁輻射，在印制電路板布線時，還應(yīng)注意以下幾點：

(1)盡量減少印制導(dǎo)線的不連續(xù)性，例如導(dǎo)線寬度不要突變，導(dǎo)線的拐角應(yīng)大于90度禁止環(huán)狀走線等。

(2)時鐘信號引線最容易產(chǎn)生電磁輻射干擾，走線時應(yīng)與地線回路相靠近，驅(qū)動器應(yīng)緊挨著連接器。

(3)總線驅(qū)動器應(yīng)緊挨其欲驅(qū)動的總線。對于那些離開印制電路板的引線，驅(qū)動器應(yīng)緊緊挨著連接器。

(4)數(shù)據(jù)總線的布線應(yīng)每兩根信號線之間夾一根信號地線。最好是緊緊挨著最不重要的地址引線放置地回路，因為后者常載有高頻電流。

(5)在印制板布置高速、中速和低速邏輯電路時，應(yīng)按照圖1的方式排列器件。

5、抑制反射干擾

為了抑制出現(xiàn)在印制線條終端的反射干擾，除了特殊需要之外，應(yīng)盡可能縮短印制線的長度和采用慢速電路。必要時可加終端匹配，即在傳輸線的末端對地和電源端各加接一個相同阻值的匹配電阻。根據(jù)經(jīng)驗，對一般速度較快的TTL電路，其印制線條長于10cm以上時就應(yīng)采用終端匹配措施。匹配電阻的阻值應(yīng)根據(jù)集成電路的輸出驅(qū)動電流及吸收電流的最大值來決定。

6、電路板設(shè)計過程中采用差分信號線布線策略

布線非常靠近的差分信號對相互之間也會互相緊密耦合，這種互相之間的耦合會減小EMI發(fā)射，通常(當然也有一些例外)差分信號也是高速信號，所以高速設(shè)計規(guī)則通常也都適用于差分信號的布線，特別是設(shè)計傳輸線的信號線時更是如此。這就意味著我們必須非常謹慎地設(shè)計信號線的布線，以確保信號線的特征阻抗沿信號線各處連續(xù)并且保持一個常數(shù)。

在差分線對的布局布線過程中，我們希望差分線對中的兩個PCB線完全一致。這就意味著，在實際應(yīng)用中應(yīng)該盡最大的努力來確保差分線對中的PCB線具有完全一樣的阻抗并且布線的長度也完全一致。差分PCB線通?？偸浅蓪Σ季€，而且它們之間的距離沿線對的方向在任意位置都保持為一個常數(shù)不變。通常情況下，差分線對的布局布線總是盡可能地靠近。

七、射頻匹配電路注意點

1、 匹配電路中的走線（包括從芯片射頻端口出來的走線，但不包括直流電源在扼流圈之前的走線）要盡可能短，線寬不要發(fā)生突變，在線寬發(fā)生變化處，將線寬變化使用滴淚等近似效果處理，得到線寬連續(xù)變化的效果。 2、 匹配電路中的走線寬度優(yōu)選與器件焊盤寬度一致

3、 匹配電路中的拓撲盡量避免U字形，防止寄生電容影響

4、 匹配電路中的走線理論上因盡量避免 45 度角,優(yōu)選圓弧走線

5、 匹配電路中接地電容的接地焊盤之間距離盡可能大,以降低寄生電容影響.

6、 匹配電路附近要有足夠的屏蔽地,在屏蔽地上需要打較多的過孔，保證立體屏蔽效果和提供小阻抗回路的目的，相鄰的兩個過孔間距推薦小于波長的二十分之一，但不能過密形成開槽效應(yīng)。

7、 在空間布局允許前提下，屏蔽地與數(shù)字信號線盡量遠離，參考3W原則

8、 高頻信號回路底下除了地網(wǎng)絡(luò)的銅箔外，不能走其他信號線，保證阻抗的連續(xù)性

9、 絲印不能打在高頻信號線上,會引起阻抗的變化；最優(yōu)方法為不加絲印

10、 必要時在匹配巴倫后側(cè)開始的濾波網(wǎng)絡(luò)加 50 歐姆阻抗控制，但會導(dǎo)致成本上升2~5 倍不等

11、 如果出現(xiàn)天線不是直接出現(xiàn)在匹配電路末端，則匹配電路末端到天線的這部分連接線同樣需要 50 歐姆阻抗控制。

12、 如果出現(xiàn)匹配器件不是直接出現(xiàn)在器件射頻口附近,則理論上器件射頻口到匹配器件的這部分連接線需要阻抗控制,但其阻抗由芯片內(nèi)部參數(shù)決定。

13、 阻抗控制計算使用 Altium Designer阻抗布線功能或使用PCB Toolkit工具進行計算。

審核編輯：劉清