電子發(fā)燒友App
2012 年 2 月 8 日— 全球高性能模擬混合信號(hào)半導(dǎo)體設(shè)計(jì)和制造領(lǐng)導(dǎo)廠商Intersil 公司(納斯達(dá)克全球交易代碼：ISIL)今天推出業(yè)內(nèi)速度最快、功耗最低和支持JESD204B串行輸出的單通道及雙通道14位模數(shù)轉(zhuǎn)換器(ADC)--- ISLA224S/ISLA214S50，這些串行輸出ADC的單通道和雙通道采樣率分別可達(dá)500兆/秒(Msps)和250兆/秒。
?????? 定價(jià)與供貨
ISLA224S/214S50 ADC 采用 48 引腳 QFN 封裝。ISLA224S20、ISLA224S25 和 ISL214S50 的單價(jià)分別為 79.85、109.79 和 185.00 美元，1000 件起訂。
ISLA224S/ISLA214S50系列是目前首批量產(chǎn)的提供JESD204B串行輸出的ADC產(chǎn)品。兼容JESD204B標(biāo)準(zhǔn)的集成發(fā)送器的數(shù)據(jù)傳輸率高達(dá)4.375Gbps/鏈路，只需要兩條鏈路來支持雙通道14位250Msps轉(zhuǎn)換器(每通道一個(gè)鏈路通道)或單通道14位500Msps轉(zhuǎn)換器。發(fā)送器中還包括可選的第三條鏈路通道，在小于3.125Gbps的傳輸率下操作串行鏈路時(shí)，可支持最大采樣率，提供了對(duì)JESD204A標(biāo)準(zhǔn)的向后兼容性，以支持更低成本的FPGA。JESD204B發(fā)送器還提供ADC采樣時(shí)鐘和串行化數(shù)據(jù)流之間的確定延遲(deterministic latency)支持。這可以滿足多通道和I/Q通信系統(tǒng)的同步要求。
在采樣率為250Msps時(shí)，ISLA224S25的功耗只有980mW，相比之下，采樣率更低的同類串行轉(zhuǎn)換器產(chǎn)品的功耗為1000mW或更高。另外ISLA214S50的功耗僅1050mW，而競爭產(chǎn)品卻高達(dá)2500mW。
這些ADC產(chǎn)品的封裝僅為7 mm x 7 mm。它們采用的制造工藝是Intersil基于標(biāo)準(zhǔn)CMOS工藝的FemtoChargeTM工藝技術(shù)，并使用了來自Intersil廣受歡迎的ISLA224Pxx系列的可靠內(nèi)核，該內(nèi)核具有同類最佳的信噪比(SNR)性能。
ISLA224S和ISLA214S50非常適用于高性能數(shù)據(jù)采集和寬帶通信系統(tǒng)。另外它們也是高速醫(yī)學(xué)成像系統(tǒng)、微波接收器和雷達(dá)或衛(wèi)星天線陣列處理以及其他高速應(yīng)用的理想選擇。此外，集成的8b/10b串化編碼器簡化了對(duì)外置串化器件的需求，從而簡化了串行數(shù)據(jù)通信系統(tǒng)的設(shè)計(jì)。
?
現(xiàn)成的完整評(píng)估套件
Intersil提供了與這些新ADC一起使用的評(píng)估套件。其中包括一個(gè)模塊化硬件設(shè)計(jì)(包括一個(gè)專用母板和可互換子卡)和基于Java的軟件。母板的FPGA可用作SERDES接收器的參考設(shè)計(jì)，子卡兼容VITA 57 FPGA夾層卡(FMC)標(biāo)準(zhǔn)，使它也可以與FMC主卡(host card)(如Xilinx的ML-605)一起工作。欲獲取評(píng)估套件請(qǐng)聯(lián)系hs-adc@intersil.com。
功能特點(diǎn)和優(yōu)點(diǎn)
JESD204B 高速串行輸出有助于降低成本、尺寸和復(fù)雜性
確定延遲消除了同步挑戰(zhàn)
多ADC 支持有助于簡化多通道設(shè)計(jì)
在輸入頻率(FIN)為 105MHz 時(shí)，ISLA224S25 的信噪比為 72.9dBFS(采樣率 250Msps)，ISLA214S50 的信噪比為 72.9dBFS(采樣率 500Msps)(比其最接近的競爭對(duì)手高近 3 dB)
低時(shí)鐘抖動(dòng)有助于改進(jìn)高輸入頻率下的信噪比
低功耗有助于簡化散熱和電源設(shè)計(jì)，并消除對(duì)成本高昂的散熱器的需要
低功耗還助于在固定功率預(yù)算范圍內(nèi)支持更多通道
工商網(wǎng)監(jiān)
評(píng)論