TI推出雙通道16位ADC與時(shí)鐘抖動(dòng)清除器

　　日前，德州儀器 (TI) 宣布推出兩款支持?jǐn)?shù)據(jù)轉(zhuǎn)換器 JEDEC JESD204B 串行接口標(biāo)準(zhǔn)的器件，其中 ADS42JB69是業(yè)界首款采用 JESD204B 接口、支持250 MSPS 最高速度的雙通道 16 位模數(shù)轉(zhuǎn)換器 (ADC)，LMK04828是業(yè)界最高性能的時(shí)鐘抖動(dòng)清除器，也是首款支持 JESD204B 時(shí)鐘的器件。二者相結(jié)合，可為高速系統(tǒng)實(shí)現(xiàn)卓越的系統(tǒng)級(jí)性能。針對(duì)需要傳統(tǒng)并行接口的設(shè)計(jì)，TI 還推出了業(yè)界最快速度并支持 LVDS 接口的 250 MSPS 雙通道16位 ADC ADS42LB69。

?

　　TI推出雙通道 16 位 ADC 與時(shí)鐘抖動(dòng)清除器

　　ADS42JB69 可最大限度提高系統(tǒng)設(shè)計(jì)靈活性，是唯一一款整合所有3種 JESD204B 子類(0、1與2)的16位 ADC，可實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換器之間的多器件同步。ADS42JB69 還支持面向確定性時(shí)延的最新 JESD204B 標(biāo)準(zhǔn)。

　　JESD204B 是業(yè)界標(biāo)準(zhǔn)串行通信鏈路，可簡(jiǎn)化數(shù)據(jù)轉(zhuǎn)換器同 FPGA、DSP 以及 ASIC 等其它器件之間的數(shù)字?jǐn)?shù)據(jù)接口。該標(biāo)準(zhǔn)可減少器件之間的布局布線由，從而大幅降低無(wú)線通信、測(cè)量測(cè)試以及國(guó)防航空等應(yīng)用的輸入/輸出與板級(jí)空間需求。

　　ADS42JB69 可最大限度提高系統(tǒng)設(shè)計(jì)靈活性，是唯一一款整合所有3種 JESD204B 子類(0、1與2)的16位 ADC，可實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換器之間的多器件同步。ADS42JB69 還支持面向確定性時(shí)延的最新 JESD204B 標(biāo)準(zhǔn)，無(wú)論是否使用外部定時(shí)信號(hào)，均可實(shí)現(xiàn)固定傳輸延遲。該器件還與現(xiàn)有 JESD204A 標(biāo)準(zhǔn)兼容。

　　ADS42JB69 與 ADS42LB69 的主要特性與優(yōu)勢(shì)

　　可最大限度提高接收器靈敏度的最高動(dòng)態(tài)性能：在170 MHz 中頻 (IF) 下，兩款 ADC 不但可提供89 dBc 比競(jìng)爭(zhēng)產(chǎn)品高9 dB 的無(wú)雜散動(dòng)態(tài)范圍 (SFDR) 性能，還支持不含諧波失真2(HD2) 與 HD3的100 dBc SFDR、高達(dá)74.9相對(duì)滿量程分貝數(shù) (dBFS) 的信噪比 (SNR)以及100 dB 的通道隔離;

　　支持三個(gè)數(shù)字接口選擇的最高設(shè)計(jì)靈活性：

　　支持 JESD204B 接口的 ADS42JB69可將數(shù)據(jù)接口通道數(shù)從17個(gè)銳減至5個(gè)，從而顯著縮減板級(jí)空間，并降低設(shè)計(jì)復(fù)雜性;

　　ADS42LB69通過(guò)17通道雙倍數(shù)據(jù)速率 (DDR) 低電壓差分信號(hào) (LVDS) 或10通道四倍數(shù)據(jù)速率 LVDS 支持傳統(tǒng)并行接口設(shè)計(jì)。

　　簡(jiǎn)單的模擬輸入接口：支持可編程滿量程范圍的高阻抗模擬輸入緩沖器不但可簡(jiǎn)化輸入濾波器設(shè)計(jì)與驅(qū)動(dòng)器電路，同時(shí)還可提高性能一致性和整個(gè)模擬輸入頻率范圍內(nèi)器件間的可重復(fù)性;

　　最低功耗：ADS42JB69每通道功耗775 mW，ADS42LB69每通道功耗740 mW;

　　引腳兼容系列以確保設(shè)計(jì)高靈活性：最新 ADC 是一個(gè)產(chǎn)品系列的組成部分，該系列包括引腳兼容的高性能14位選項(xiàng)。在170MHz IF 下，雙通道14位250-MSPS ADS42JB49 (JESD204B) 和 ADS42LB49 (LVDS) 可提供89dBc 的 SFDR 性能以及高達(dá)73.4 dBFS 的 SNR 性能;

　　16位 ADS42JB69與 LMK04828相結(jié)合，可為系統(tǒng)設(shè)計(jì)人員提供一種即可使 JESD204B串行接口符合更少材料清單 (BOM) 成本要求，又能確保無(wú)與倫比高性能的便捷途徑。LMK04828 不但支持超低抖動(dòng)及相位噪聲，同時(shí)還可生成實(shí)現(xiàn)多器件同步所需的 JESD204B 子類1系統(tǒng)定時(shí)參考信號(hào) (SYSREF)。

　　LMK04828 的主要特性與優(yōu)勢(shì)

　　最高性能：245.76 MHz 下，可使用低噪聲壓控晶體振蕩器模塊實(shí)現(xiàn)不足100fs 的 RMS 抖動(dòng)(10 kHz 至20 MHz);

　　性能及功能集成的獨(dú)特組合：可降低時(shí)鐘架構(gòu)的復(fù)雜性，同時(shí)還可提供能夠最大限度提高系統(tǒng)性能、減少系統(tǒng)組件數(shù)并降低材料清單 (BOM) 成本的選項(xiàng);

　　生成 JESD204B 子類 1SYSREF：高速時(shí)鐘與 JESD204B SYSREF 伴侶信號(hào)配對(duì)，可實(shí)現(xiàn)多達(dá)7個(gè)子系統(tǒng) JESD204B 組件的定時(shí)同步;

　　更高的靈活性：

　　工作頻率為2.5 GHz 或2.9 GHz 的雙壓控振蕩器內(nèi)核可提供7對(duì)可編程時(shí)鐘輸出，能夠設(shè)置為 LVDS、低電壓正射極耦合邏輯 (LVPECL) 或高擺幅差分信號(hào) (HSDS) 輸出格式，從而可實(shí)現(xiàn)最高的靈活性;

　　輸出對(duì)可配置為器件時(shí)鐘和 SYSREF 或者兩個(gè)器件時(shí)鐘來(lái)實(shí)施更多高速時(shí)鐘，充分滿足系統(tǒng)需求;

　　數(shù)字延遲、模擬延遲以及零延遲等可編程特性支持各種時(shí)鐘需求與架構(gòu)。

　　工具與支持

　　以下評(píng)估板 (EVM) 可用于加速采用最新16位及14位250 MSPS ADC 的開發(fā)：

　　支持 JESD204B 接口的16位 ADS42JB69SEK 與14位 ADS42JB49SEK;

　　支持 LVDS 接口的16位 ADS42LB69EVM 與14位 ADS42LB49EVM;

　　EVM 不但可連接 TSW1400EVM 高速數(shù)據(jù)采集與模式生成平臺(tái)實(shí)現(xiàn)數(shù)據(jù)分析，而且還可連接 Altera 與 Xilinx 的 FPGA 開發(fā)平臺(tái)。此外，ADS42LB69 與 ADS42LB49的 IBIS 模型還可用來(lái)驗(yàn)證電路板信號(hào)完整性需求。

　　LMK04828EVM 評(píng)估板現(xiàn)已開始提供。時(shí)鐘設(shè)計(jì)工具與 CodeLoader 軟件可實(shí)現(xiàn)定時(shí)解決方案的產(chǎn)品選擇、設(shè)計(jì)與仿真。

　　TI E2E社區(qū)的高速數(shù)據(jù)轉(zhuǎn)換器與時(shí)鐘及定時(shí)器論壇可為工程師提供支持，工程師可向 TI 專家咨詢問題。

　　供貨情況與封裝

　　采用9毫米×9毫米 QFN 封裝的16位 ADS42JB69 (JESD204B) 及 ADS42LB69 (LVDS) 與14位 ADS42JB49 (JESD204B) 及 ADS42LB49 (LVDS) 均已開始提供樣片。ADS42JB69與 ADS42LB69以及 ADS42JB49與 ADS42LB49將于2013年第3季度投入量產(chǎn)。

　　采用9毫米×9毫米 QFN 封裝的 LMK04828現(xiàn)已開始提供樣片，并將于2013年第1季度供貨。對(duì)于需要 VCO(工作頻率在1.9 GHz 或2.5 GHz 下)的系統(tǒng)，LMK04826將于2013年第1季度早期時(shí)候提供樣片，并將于該季度末投入量產(chǎn)。