有許多同志在設(shè)計電路和制作PCB的過程中，對去耦電容的選擇還是缺乏認(rèn)識甚至是存在很大的盲目性。這里就涉及的問題談?wù)勔欢?/p>
利用去耦電容濾除電路板上電源的高頻噪聲是工程中常用的方法。好的高頻去耦電容電路可去除高達(dá)1GHz的高頻成分。設(shè)計印制電路板的時，每個集成電路的電源和地之間都要加一個去耦電容。通常，瓷介電容和多層瓷介電容的高頻特性較好。
去耦電容一般作如下作用：
1）、旁路掉器件的高頻噪聲（在電源和地之間為高頻噪聲提供低阻抗通路）。一般而言，工作頻率越高，電容值越大，則電容的阻抗越小。
2）、作IC的儲能電容，利用電容充放電原理提供和吸收該IC開門關(guān)門瞬間的充放電能。
在實(shí)際應(yīng)用中，數(shù)字電路中典型的0.1uF去耦電容有5nH的分布電感，并行共振頻率約為7MHz（只對此頻率一下的噪聲有較好的去耦作用）。而1uF、10uF的電容，平行共振頻在20MHz以上，去除高頻噪聲的效果要好些。在電源進(jìn)入印制板的地方放置一個1uF或10uF的高頻去耦電容往往是有利的，即使是電池供電的系統(tǒng)也需要這種電容。
每10片左右的IC要加一片充放電電容（蓄放電容），大小一般可選10uF。最好不用電解電容，因?yàn)殡娊怆娙菔莾蓪颖∧ぞ砥饋淼模@種結(jié)構(gòu)在高頻是表示為電感，最好選用鉭電容或聚碳酸酯電容。
去耦電容值的取法不嚴(yán)格，一般可按公式C=1/f計算。對于微控制系統(tǒng)選0.1uF～0.01uF即可。同時在高頻電路中要盡量使用貼片式的。順便提一下，在實(shí)際應(yīng)用當(dāng)中，并不是電容越大，對高速電路就越有利的，相反，小電容才能被應(yīng)用于高頻電路。原因涉及到電容的寄生參數(shù)（如等效串聯(lián)電阻、等效串聯(lián)電感、泄漏電阻、介質(zhì)吸收電容、介質(zhì)吸收電阻等）對濾波效果的影響問題。這里作簡單說明一下：電容的諧振頻率由其等效串聯(lián)電感和容值C共同決定，這兩者的變化都會影響電容的諧振頻率。電容在諧振點(diǎn)附近的阻抗是最低的，故設(shè)計時盡量選擇諧振頻率和實(shí)際工作頻率相近的電容為佳。若工作的頻率變化范圍很大，則可選擇一些諧振頻率較低的大電容和諧振頻率較高的小電容并用。
此外，在設(shè)計過程中選擇電容還得考慮電容的介電常數(shù)、絕緣性、溫度特性、耐壓等影響。在高速PCB板中對電容的處理可總結(jié)如下幾點(diǎn)：
A.減少電容的引線或引腳的長度
B.盡量使用寬的連線
C.優(yōu)先并盡量選用貼裝的電容
D.電容要盡量靠近器件的電源引腳并與之直接相連
E.電容之間別共用過孔
F.電容的過孔要盡量靠近其焊盤（能打在焊盤上最佳）
簡單而言就是要降低電感。
電源紋波產(chǎn)生的原因及去耦電容的選取
1.電源紋波產(chǎn)生的原因
首先說明一下芯片電源引腳產(chǎn)生紋波的原因。如下是一個典型的門電路輸出級，當(dāng)輸出為高時，Q3導(dǎo)通，Q4截止；相反，當(dāng)輸出為低時，Q3截止，Q4導(dǎo)通，
這兩種狀態(tài)都在電源和地之間形成了高阻態(tài)，限制了電源的電流。
圖1 典型門電路輸出級
但是，當(dāng)狀態(tài)發(fā)生變化時，會有一段時間Q3 Q4同時導(dǎo)通，這時在電源與地之間形成短暫的低阻抗，產(chǎn)生30- 100mA的尖峰電流。當(dāng)門輸出有低變高時，電源不僅
提供短路的電流，還要給寄生電容充電，使這個電流的峰值更大。由于電源線和地線總是有不同程度的電感，當(dāng)電流突變時，會在電源線和地線上產(chǎn)生壓降，這就是電源線和地線上的噪聲；尤其對于周期信號，這樣的噪聲更明顯，如下圖。
圖2 電源線和地線上的噪聲
去耦電源是去除噪聲的一種方法。當(dāng)所有的信號腳工作于最大容量負(fù)載下同時開關(guān)時，去耦電容還提供給元件在時鐘和數(shù)據(jù)變化期間正常工作所需的動態(tài)電壓和電流。
去耦是通過在信號和電源平面之間提供一個低阻抗的電源來實(shí)現(xiàn)的。
2.電容的阻抗與諧振頻率與去耦
1）電容去耦原理：電容在頻率升高到諧振點(diǎn)之前，隨著頻率升高，阻抗降低，這就給高頻噪聲提供了一個低阻抗的泄放途徑，剩下的低頻能量就不足以發(fā)射出去了。
2）常用電容： 0.1uF和0.01uF電容是當(dāng)今高速電路中最常用的去耦電容。一般來說SMT的電容的自諧振點(diǎn)不會超過500MhZ，而0.01uF電容的自諧振點(diǎn)在50-150MhZ之間；而且在實(shí)際使用中引線電感及過孔的存在會進(jìn)一步降低諧振點(diǎn)，這使得再小的電容，實(shí)際的去耦頻率也不會超過300MhZ。
3）電容并聯(lián)：相同容值的電容并聯(lián)，引線電感和寄生電感會因?yàn)椴⒙?lián)而減小，使得整體阻抗減小，這樣有利于提高去耦頻率，同時，電容并聯(lián)也能提供更多的能量。
4）電源層與地層構(gòu)成電容：在多層PCB中，依賴電源層和地層形成的板間電容，有著較低的ESL，這也是高頻去耦的重要手段。
5）去耦電容的選擇：去耦電容不要什么都用0.1uF，要考慮去耦器件的工作頻率和諧波。工作主頻20Mhz以下的，用0.1uF，20M hz以上的用0.01uF，甚至更小的，并與0.1uF并聯(lián)使用。（若添加磁珠，電容靠近IC，磁珠遠(yuǎn)離IC）