三極管基極下拉電阻作用
1）防止三極管受噪聲信號(hào)的影響而產(chǎn)生誤動(dòng)作，使晶體管截止更可靠！三極管的基極不能出現(xiàn)懸空，當(dāng)輸入信號(hào)不確定時(shí)（如輸入信號(hào)為高阻態(tài)時(shí)），加下拉電阻，就能使有效接地。
特別是GPIO連接此基極的時(shí)候，一般在GPIO所在IC剛剛上電初始化的時(shí)候，此GPIO的內(nèi)部也處于一種上電狀態(tài)，很不穩(wěn)定，容易產(chǎn)生噪聲，引起誤動(dòng)作！加此電阻，可消除此影
響（如果出現(xiàn)一尖脈沖電平，由于時(shí)間比較短，所以這個(gè)電壓很容易被電阻拉低；如果高電平的時(shí)間比較長(zhǎng)，那就不能拉低了，也就是正常高電平時(shí)沒有影響）！
但是電阻不能過小，影響泄漏電流?。ㄟ^小則會(huì)有較大的電流由電阻流入地）
2）當(dāng)三極管開關(guān)作用時(shí)，ON和OFF時(shí)間越短越好，為了防止在OFF時(shí)，因晶體管中的殘留電荷引起的時(shí)間滯后，在B，E之間加一個(gè)R起到放電作用。高頻，深飽和時(shí)特別要注意。（次要）
3 ）三極管基級(jí)加電阻主要是為了設(shè)置一個(gè)偏置電壓，這樣就不會(huì)出現(xiàn)信號(hào)的失真（這在輸入信號(hào)有交流時(shí)極其重要：如當(dāng)溫度上升時(shí)，Ic將增大，導(dǎo)致Ie也會(huì)增大，那么在Re上的壓降
也增大，而Vbe=Vb-IeRe，而Vb此時(shí)基本上被下拉電阻保持住，所以使Vbe減小。當(dāng)然這個(gè)減小對(duì)0.7v來說是很小的，是從微觀上去分析的。Vbe的減小，使Ib減小，結(jié)果牽制了Ic
的增加，從而使Ic基本恒定。這也是反饋控制的原理）。
而且同時(shí)還是為了防止輸入電流過大，加個(gè)電阻可以分一部分電流，這樣就不會(huì)讓大電流直接流入三極管而損壞其．至于為了放電，一般是在MOS管中才用，三極管這個(gè)問題不大．
4）如果三極管不接下拉電阻，就不能設(shè)定偏置電壓，這樣會(huì)產(chǎn)生輸入信號(hào)的交越失真，并且輸 入電流過大的時(shí)候會(huì)導(dǎo)致大電流直接流入三極管而損壞其．三極管我們分析的時(shí)候有時(shí)候
總是認(rèn)為它的內(nèi)部是有二極管的效應(yīng)的，但這樣是錯(cuò)誤的認(rèn)識(shí)，應(yīng)該更正．而MOS管同樣需要一個(gè)偏制電壓，而下拉電阻可以起到這樣的作用，我們一般稱之為GATE偏制．由于
MOS管內(nèi)部的三個(gè)級(jí)是彼此絕緣的，所以自然會(huì)有電容效應(yīng)在，當(dāng)信號(hào)消失的時(shí)候內(nèi)部的等效電容可以通過下拉電阻進(jìn)行放電．而且也是必須的，否則會(huì)邏輯出錯(cuò)．
接下拉電阻時(shí)還要注意：
1、下拉電阻阻值不能太大，不然會(huì)導(dǎo)致流入基級(jí)的電流太小
2、如果是高速開關(guān)信號(hào)，盡量在下拉電阻上并連一個(gè)電容以提高高速性能
三極管基極上拉電阻和下拉電阻怎么計(jì)算
輸出端的接電源或接地的電阻叫上拉、下拉電阻，而基極電阻不叫這個(gè)名稱，應(yīng)該叫基極偏置電路分壓電阻。
根據(jù)基極所需的偏置電壓以及電源電壓大小，用電阻分壓公式計(jì)算Ub=Vcc*R2/（R1+R2），電阻值的大小應(yīng)該在kΩ~十kΩ數(shù)量級(jí)，保證電阻上的電流比基極電流大一個(gè)數(shù)量級(jí)。
例如基極偏壓需要2V，電源電壓6V，取下偏置電阻10kΩ，可以算出上偏置電阻為20kΩ。