74HC138簡介
74HC138是一款高速CMOS器件，74HC138引腳兼容低功耗肖特基TTL（LSTTL）系列。74HC138譯碼器可接受3位二進(jìn)制加權(quán)地址輸入（A0，A1和A2），并當(dāng)使能時，提供8個互斥的低有效輸出（Y0至Y7）。
74HC138特有3個使能輸入端：兩個低有效（E1和E2）和一個高有效（E3）。除非E1和E2置低且E3置高，否則74HC138將保持所有輸出為高。
74HC138邏輯圖
74HC138功能
CD74HC138，CD74HC238和CD74HCT138，CD74HCT238是高速硅柵CMOS解碼器，適合內(nèi)存地址解碼或數(shù)據(jù)路由應(yīng)用。74HC138作用原理于高性能的存貯譯碼或要求傳輸延遲時間短的數(shù)據(jù)傳輸系統(tǒng)，在高性能存貯器系統(tǒng)中，用這種譯碼器可以提高譯碼系統(tǒng)的效率。將快速賦能電路用于高速存貯器時，譯碼器的延遲時間和存貯器的賦能時間通常小于存貯器的典型存取時間，這就是說由肖特基鉗位的系統(tǒng)譯碼器所引起的有效系統(tǒng)延遲可以忽略不計(jì)。HC138按照三位二進(jìn)制輸入碼和賦能輸入條件，從8個輸出端中譯出一個低電平輸出。兩個低電平有效的賦能輸入端和一個高電平有效的賦能輸入端減少了擴(kuò)展所需要的外接門或倒相器，擴(kuò)展成24線譯碼器不需外接門;擴(kuò)展成32線譯碼器，只需要接一個外接倒相器。在解調(diào)器應(yīng)用中，賦能輸入端可用作數(shù)據(jù)輸入端。
74HC138引腳圖及引腳功能
74HC138真值表
74HC138特性
復(fù)合使能輸入，輕松實(shí)現(xiàn)擴(kuò)展兼容JEDEC標(biāo)準(zhǔn)no.7A存儲器芯片譯碼選擇的理想選擇低有效互斥輸出ESD保護(hù)HBMEIA/JESD22-A114-C超過2000VMMEIA/JESD22-A115-A超過200V溫度范圍-40～+85℃-40～+125℃多路分配功能。