功率管理優(yōu)化功率的實現(xiàn)

??????? 隨著由電池供電的便攜式消費類產(chǎn)品的增長，IC芯片的功耗已成為了一個世界性的問題，設(shè)計者必須通過配置合適的功率管理系統(tǒng)采用各種辦法來節(jié)省能量。便攜產(chǎn)品的設(shè)計卻要求工程師開發(fā)更有效的節(jié)能系統(tǒng)。隨著消費類產(chǎn)品越來越復(fù)雜，功率管理系統(tǒng)的設(shè)計也越來越復(fù)雜。

　　對于移動設(shè)備而言，更長的電池使用壽命、更長的通話時間或更長的工作時間都是明顯的優(yōu)勢，降低電源要求意味著使用體積更小的電池或選擇不同的電池技術(shù)，這在一定程度上也緩解了電池發(fā)熱問題；對于有線系統(tǒng)而言，設(shè)計師可通過減小電源體積、減少冷卻需求以及降低風(fēng)扇噪聲來提高電池效率。有效的功率管理涉及到恰當(dāng)技術(shù)的選擇、優(yōu)化的庫和知識產(chǎn)權(quán)（IP）的使用，以及設(shè)計方法（圖1）。

　　圖1，有效的功率管理需要選擇恰當(dāng)?shù)募夹g(shù)、庫和IP設(shè)計方案以及芯片設(shè)計方法。

　　功耗在電子設(shè)備中正變得更加重要。功率的損耗。電路中通常指元、器件上耗 散的熱能。有時也指整機或設(shè)備所需的電源功率。 功耗同樣是所有的電器設(shè)備都有的一個指標(biāo)，指的是在單位時間中所消耗的能源的數(shù)量，單位為W。不過復(fù)印機和電燈不同，是不會始終在工作的，在不工作時則處于待機狀態(tài)，同樣也會消耗一定的能量（除非切斷電源才會不消耗能量）。

　　MOS晶體管的基本工作

　　為了解功率，讓我們從經(jīng)典的MOS晶體管漏極電流方程開始，MOS晶體管是一種新型MOS與雙極復(fù)合型器件。它采用集成電路工藝，在普通晶閘管結(jié)構(gòu)中制作大量MOS器件，通過MOS器件的通斷來控制晶閘管的導(dǎo)通與關(guān)斷。雖然這些方程只對較老的技術(shù)準(zhǔn)確，并且未考慮現(xiàn)代技術(shù)中的亞微米幾何結(jié)構(gòu)引入的各種影響，但它們使人們能了解晶體管的總體行為。

　　圖2，某NMOS FET表明了施加在其端子的電壓。

　　在數(shù)字電路中，當(dāng)晶體管處于接通狀態(tài)時，它位于飽和區(qū)，此時漏極至源極電流IDS服從以下方程（圖2）：

　?。?）

　　其中TOX是柵極氧化物厚度，W是晶體管的溝道寬度，L是晶體管的溝道長度，VGS是晶體管的柵極與源極之間的電壓，VTH是閾值電壓，K取決于工藝技術(shù)。閾值電壓服從以下方程：

　?。?）

　　其中VSB是源極與基底之間的反向偏壓，VFB是平帶電壓（它取決于工藝技術(shù)），γ和ΘS也是取決于工藝技術(shù)的參數(shù)。

　　如果漏極至漏極電壓等于電源電壓，即柵極與源極之間的最大電壓，那么你就能運用以下方程來計算接通電流：

　　（3）

　　然后可以把有功功率表示為：

　?。?）

　　泄漏功率

　　MOS晶體管中的主要泄漏部分是結(jié)泄漏、柵極泄漏、柵極感應(yīng)漏極泄漏、亞閾值導(dǎo)電。當(dāng)漏極和基底之間或是源極和基底之間的PN結(jié)在晶體管處于關(guān)斷狀態(tài)下變成負偏壓時，會出現(xiàn)結(jié)泄漏，此時由于存在反向偏壓二極管而出現(xiàn)泄漏電流。

　　當(dāng)柵極至漏極重疊區(qū)中的高電場導(dǎo)致帶至帶隧穿，并導(dǎo)致柵極感應(yīng)漏極泄漏電流時，就會出現(xiàn)柵極感應(yīng)漏極泄漏。當(dāng)晶體管處于關(guān)斷狀態(tài)時，會出現(xiàn)亞閾值導(dǎo)電；它并非真地處于關(guān)斷狀態(tài)，但由于微弱的反相而導(dǎo)電。亞閾值導(dǎo)電是導(dǎo)致泄漏電流的主要因素。你可把該電流表示為：

　?。?）

　　其中K1、γ、η、N取決于工藝，VT是熱電壓，K1是柵極氧化物厚度的函數(shù)。你可以把柵極至源極電壓設(shè)為0V，并把漏極至源極電壓設(shè)為等于電源電壓VDD，由此獲得晶體管中的關(guān)斷電流或泄漏電流。在這些條件下，由于電源電壓遠大于熱電壓，因此你可以把下列項

　　（6）

　　近似為1，得出

　?。?）

　　現(xiàn)在可把泄漏功率寫成

　　（8）

根據(jù)這個結(jié)果，你可以看到控制功率的主要參數(shù)是閾值電壓、氧化物厚度、晶體管長度與寬度、電源電壓、反向柵極偏壓。由于有功功率隨電源電壓的平方而變化，因此降低電源電壓對降低有功功率具有最大的影響。功率降低速度是電壓降低速度的兩倍，即電源電壓降低20%會導(dǎo)致有功功率降低40%。其余參數(shù)只是以線性方式影響有功功率。晶體管長度、寬度或閾值電壓的任何明顯變化都對晶體管的性能具有不利影響。因此它們在降低有功功率方面僅起著很小的作用。從方程5可看到

　　（9）

　　如果ΔVGS = -NVT，則方程變?yōu)?/p>

　　（10）

　　意味著有效柵極至源極電壓每降低NVT，N對于某種技術(shù)一般是1～2.5，并且閾值電壓在室溫時等于26 mV，因此柵極至源極電壓每變化50 mV～75 mV，你都會看到亞閾值電流降低至2.7分之一。提高閾值電壓具有相同效果。因此，閾值電壓每提高50 mV～75 mV，泄漏電流都會降低至2.7分之一。閾值電壓提高100 mV～150 mV，會使泄漏電流降低至7.4分之一。

　　你可以通過提高反向柵極偏壓來進一步降低泄漏電流。由于存在體偏壓系數(shù)γ，收效會不太明顯。降低電源電壓也有助于降低泄漏電流。增加晶體管的溝道長度不僅直接降低泄漏電流（如方程5所示），而且還有助于提高閾值電壓（如方程2所示）。

　　亞閾值電流以指數(shù)形式依賴于溫度。由于NVT項出現(xiàn)在負指數(shù)的分母中，因此在溫度升高時，電流會顯著增加。這種增加會帶來重大挑戰(zhàn)，這是因為泄漏功率在高溫時變成了總功率的重要部分。

　　技術(shù)的作用

　　每一次技術(shù)進步的目標(biāo)都是為了改善性能、密度和功耗。工藝設(shè)計者調(diào)整施加的電壓和氧化物厚度來保持相同電場。該途徑在每個新的技術(shù)節(jié)點都會使功率降低大約50%。但是，隨著電壓的降低，閾值電壓也必須降低，來實現(xiàn)該技術(shù)的性能目標(biāo)。

　　由于無法立即同時在性能和泄漏方面優(yōu)化某種技術(shù)，因此每種技術(shù)通常會有兩個變種。一個變種針對高性能，另一個針對低泄漏。二者的首要區(qū)別是氧化物厚度、電源電壓和閾值電壓。柵極氧化物較厚的技術(shù)變種面向低泄漏設(shè)計，并且必須支持更高的電壓來實現(xiàn)合理性能。

　　方程2表明了依賴于工藝的參數(shù)γ和ΘS，你可以操縱它們來控制閾值電壓。這些參數(shù)取決于雜質(zhì)濃度，工藝設(shè)計者可使用一個額外的注入掩模來調(diào)節(jié)該濃度。然后你可以運用該方法來控制設(shè)計方案的泄漏功率。

　　在選擇技術(shù)來優(yōu)化特定設(shè)計的功率時，你必須同時考慮兩個方面：需要使用更小的幾何結(jié)構(gòu)來降低有功功率；需要使用低泄漏的變種來降低泄漏。但在成本和風(fēng)險方面需要折中。

　　更小的幾何結(jié)構(gòu)需要在掩模成本和其它一次性工程支出方面投入更多的初始資金。雖然它們憑借每塊晶圓可生產(chǎn)出更多器件而具有單位成本優(yōu)勢，但它們也在工藝和設(shè)計成熟度方面帶來了更高風(fēng)險。如果設(shè)計方案包含SERDES等復(fù)雜電路，或是該工藝中新出現(xiàn)的其它敏感的塊，那么設(shè)計風(fēng)險可能很高。新技術(shù)的工藝缺陷通常是在它投產(chǎn)一年或更久之后被全部消除，然后成品率會穩(wěn)定下來。

　　問題的答案取決于功率的性質(zhì)和最終應(yīng)用。如果最終應(yīng)用是由電池供電，那么你必須使泄漏最小化。例如，如果你能關(guān)斷處于待機模式的設(shè)計方案，那么它就不需要低泄漏工藝，這是因為你可以關(guān)斷高性能系統(tǒng)中的電路，并且同時實現(xiàn)低泄漏的好處。

　　低泄漏工藝需使用更高的電壓，并且一般具有更大的面積，因此對于相同性能，會消耗更大的有功功率。因此對于低泄漏工藝選擇工作，泄漏功率是首要推動因素。當(dāng)泄漏功率在設(shè)計方案的工作期間成為總功率的重要部分，或是當(dāng)設(shè)計方案對待機模式的功率（泄漏起著主導(dǎo)作用）有嚴(yán)格要求時，選擇低泄漏工藝就能滿足這些要求。在其它多數(shù)情況下，你可以選擇標(biāo)準(zhǔn)工藝，用它和多種電路設(shè)計方法來優(yōu)化功率。