電子發(fā)燒友App
1、OP增幅器構(gòu)成的全波形整流電路patterning
圖1的全波形整流電路，經(jīng)常因正端(plusside)與負(fù)端(minus)gain的未整合，導(dǎo)致波形不均衡，所以決定gain值的電阻使用誤差為±1%的金屬皮膜電阻。本電路可以使IC1b作差動(dòng)動(dòng)作，因此能夠減緩高頻時(shí)波形不均衡現(xiàn)象。雖然OP增幅器采用LF412，不過可以根據(jù)設(shè)計(jì)需求，改用與OP增幅器腳架相容的LM358
?
圖1利用OP差動(dòng)增幅器作全波整流的電路
IC1的1、2號(hào)腳架至5、6號(hào)腳架路徑(route)是本電路基板主要設(shè)計(jì)重點(diǎn)，如圖2所示如果導(dǎo)線繞過IC的外側(cè)，路徑會(huì)變長(zhǎng)所以采取IC下方布線設(shè)計(jì)，正、負(fù)電源的圖案導(dǎo)線寬度完全相同，信號(hào)則沿著箭頭方向流動(dòng)，二極管(diode)等整流電路則整合在基板左側(cè)，電源導(dǎo)線加粗的同時(shí)接地采取fullground設(shè)計(jì)，如此一來雙面電路基板就可以滿足以上所有的要求。
?
圖2利用OP差動(dòng)增幅器作全波整流的電路基板圖案
接著介紹封裝光學(xué)耦合器(photocoupler)的電路基板分離圖案設(shè)計(jì)技巧。光學(xué)耦合器主要功能是將board或是設(shè)備之間絕緣，主要原因是為了保障各組件保證的絕緣耐壓特性，因此電路基板出現(xiàn)所謂的分離圖案設(shè)計(jì)。圖3的電路12V的輸入單元與5V的輸出單元就是采用分離圖案設(shè)計(jì)，它使用四個(gè)編號(hào)為的PS2801-4光學(xué)耦合器。
?
圖3使用photocoupler的電壓轉(zhuǎn)換電路
如圖4所示為確保1次端(發(fā)光側(cè))與2次端(收光側(cè))的沿面距離，所以設(shè)計(jì)上分成表層圖案與內(nèi)層圖案，內(nèi)層圖案若是fullpattern時(shí)，與一般fullpattern一樣需作除料設(shè)計(jì)。所謂沿面距離是線導(dǎo)體之間的指導(dǎo)，沿著絕緣物通行時(shí)最短距離而言，有關(guān)耐壓與沿面距離，UL、VDE等各國(guó)的安全規(guī)范都有嚴(yán)謹(jǐn)?shù)囊?guī)定與說明。
(1)pattern的間隔過窄設(shè)計(jì)例(b)pattern的間隔適當(dāng)設(shè)計(jì)例
?
圖4photocoupler正下方的1次端與2次端圖案必需確實(shí)分離
I/O點(diǎn)數(shù)很多而且使用復(fù)數(shù)個(gè)光學(xué)耦合器的場(chǎng)合，必需將散熱問題一并列入考慮。圖5是根據(jù)以上需求，兼具散熱效果的pattern設(shè)計(jì)范例，由圖可知1次端與2次端的接地共通時(shí)，利用fullpattern連接可以提高散熱效果;內(nèi)層有接地時(shí)可以在fullpattern設(shè)置數(shù)個(gè)via與內(nèi)層接地連接。如上所述根據(jù)1次端與2次端的電流值與散熱要求，最后才能決定電阻的定額與pattern寬度
?
圖5兼具散熱效果的pattern設(shè)計(jì)
3、100V以上商用電源線的圖案
圖6是已經(jīng)絕緣可輸出脈沖的商用交流zerocrosspoint電路。TLP626LED兩者未點(diǎn)燈時(shí)，光學(xué)耦合器的光學(xué)晶體管(phototransistor)成為OFF，輸出正極性的脈沖。
?
圖6商用交流zerocrosspoint檢測(cè)電路
由于商用交流的輸入線相當(dāng)危險(xiǎn)，因此設(shè)計(jì)電路基板圖案時(shí)必需充分考慮絕緣與安全性。圖7所示雖然R1單獨(dú)一個(gè)電阻電氣上動(dòng)作完全相同，不過與商用交流的輸入直接連接的圖案變長(zhǎng)，或是流入電阻的電壓變高時(shí)，電阻的耐電壓特性會(huì)出現(xiàn)問題，因此建議讀者最好分成數(shù)個(gè)電阻。圖8的輸入電壓變高時(shí)，R1電力損失會(huì)以電壓的二次方增加，此時(shí)必需改傭可以封裝更大阻抗的電路基板圖案。
?
圖7以R1取代圖17的R1-1R1-2
?
圖8加大圖17的R1-1R1-2容許電力可支持大電壓范圍
設(shè)計(jì)圖9的電路基板圖案，必需考慮下列事項(xiàng):
①采用fullpattern設(shè)計(jì)，組件盡量緊湊封裝。
?、赗1等發(fā)熱組件附近設(shè)置低高度R1，同時(shí)盡量遠(yuǎn)離C1。
?、跼1設(shè)置復(fù)數(shù)個(gè)可以封裝1W，2W，3W電力阻抗的land。
圖9電路基板圖案最大缺點(diǎn)是封裝2W，3W電阻時(shí)，會(huì)因?yàn)閷?shí)際電阻封裝情況，造成未使用的land太接近胴體部位;圖10是設(shè)計(jì)變更后的電路基板圖案，如此一來R1封裝在任何位置，組件下方不會(huì)出現(xiàn)land
?
圖9商用交流zerocrosspoint檢測(cè)電路基板圖案圖10設(shè)計(jì)變更后的基板圖案.可發(fā)揮24位分辨率的A-Dconverter周邊電路基板圖案
圖11是由復(fù)數(shù)個(gè)24位A-Dconverter構(gòu)成，具備電壓測(cè)試精度與SN比最佳化，與直流甚至20kHz信號(hào)的多頻道數(shù)據(jù)記錄前置器(multichanneldatarecorderfrontend)電路圖。本電路亦可應(yīng)用在3頻數(shù)據(jù)記錄器，為達(dá)成目的因此將成為ADC的轉(zhuǎn)換基準(zhǔn)的參考(reference)電源REF3125IC(以下簡(jiǎn)稱為REF)當(dāng)作ADC與pair使用，雖然如此設(shè)計(jì)ADC頻道之間的gain誤差會(huì)增大，不過復(fù)數(shù)ADC使用共通同的REF，圖案的設(shè)計(jì)自由度提高，而且容易獲得理想的基板布線設(shè)計(jì)。
?
圖11復(fù)數(shù)個(gè)24位A-Dconverter構(gòu)成的多頻數(shù)據(jù)記錄器電路
圖12是從信號(hào)源一直到電源的過程中產(chǎn)生的接地電位差統(tǒng)計(jì)一覽、上述電路為模擬/數(shù)字混載電路，因此接地會(huì)有模擬/數(shù)字電流流動(dòng)，如果處理錯(cuò)誤的話數(shù)字電路的return電流，會(huì)混入模擬接地變成噪訊源。
?
圖12接地電流的種類與接地電位差的統(tǒng)計(jì)一覽
此外各電路的電流是由電源的正極提供，再折返至供給元的負(fù)極，因此設(shè)計(jì)上利用此特性，設(shè)置return電流合流點(diǎn)與分歧，點(diǎn)使通行路徑明確分隔。初段的模擬電路(前置增幅器)根據(jù)本身的電位基準(zhǔn)點(diǎn)接受信號(hào)電壓，信號(hào)源與該電位基準(zhǔn)點(diǎn)若與接地的同電位時(shí)，正確信號(hào)電壓會(huì)傳遞至前置增幅器。
圖12是表示電流的合流與分歧電位差。此外ADC包含模擬/數(shù)字兩種電路兩者的接地之間電位若有動(dòng)態(tài)變化的話，模擬單元會(huì)出現(xiàn)耦合(coupling)造成SN比惡化現(xiàn)象，所以圖13的ADC直接連接在與地電位上完全相同位置。圖24是充分反映以上構(gòu)想的數(shù)據(jù)記錄器電路基板圖案，如圖所示寬幅的接地圖案在ADC與OP增幅器正下方通行，它除了達(dá)成低接地阻抗化之外，還兼具對(duì)IC芯片的遮蔽(shield)效果，尤其是電路內(nèi)層或是背面設(shè)有可以傳輸脈沖信號(hào)的圖案時(shí)，通常都可以獲得極佳低接地阻抗與遮蔽效果。
?
圖13充分反映圖12的構(gòu)想的數(shù)據(jù)記錄器電路基板圖案
圖14是基板背面圖案，圖中的補(bǔ)充圖A又稱為remotesensing手法。雖然OP增幅器的輸出部設(shè)置利用電容負(fù)載防止波動(dòng)的電阻，不過只要插入包含該電阻與VrefP電位的復(fù)歸loop，就能夠正確將參考電壓傳至VrefP。補(bǔ)充圖B則稱為Kelvin連接手法，由于OPA2346的第2與第3腳架之間會(huì)產(chǎn)生參考(reference)基準(zhǔn)電壓，因此直接在VrefP至VrefN之間鋪設(shè)電壓傳輸線，如此就可以防止return電流波動(dòng)產(chǎn)生電壓誤差
?
圖14可以提供A-Dconverter良好參考電壓的電路基板
工商網(wǎng)監(jiān)
評(píng)論