- 精密ADC用濾波器設計的實際挑戰(zhàn)和考慮

數(shù)字濾波器考慮

SAR 型和Σ-Δ 型ADC 正在穩(wěn)步實現(xiàn)更高的采樣速率和輸入帶 寬。以兩倍奈奎斯特速率對一個信號過采樣，會將ADC 量化 噪聲能量均勻擴散到兩倍頻段中。這樣便很容易設計數(shù)字濾波 器來限制數(shù)字化信號的頻帶，然后通過抽取來提供所需的最終 采樣速率。這種技術可降低帶內(nèi)量化誤差并提高ADC SNR。 它還能放寬濾波器滾降要求，從而減輕抗混疊濾波器的壓力。 過采樣降低了對濾波器的要求，但需要更高采樣速率ADC 和 更快的數(shù)字處理。

1. 對ADC 使用過采樣速率所取得的實際SNR 改善

利用過采樣和抽取濾波器所取得的SNR 改善，可從N 位ADC 的 理論SNR 求得：SNR = 6.02 × N + 1.76 dB + 10 × log10[OSR]， OSR = fs/(2 × BW)。注意：此公式僅適用于只存在量化噪聲的 理想ADC。

還有很多其他因素會將噪聲引入ADC 轉換代碼中。例如：信 號源和信號鏈器件的噪聲，芯片熱噪聲，散粒噪聲，電源噪聲， 基準電壓噪聲，數(shù)字饋通噪聲，以及采樣時鐘抖動引起的相位 噪聲。這種噪聲可能會均勻分布在信號頻段中，表現(xiàn)為閃爍噪 聲。因此，實際實現(xiàn)的ADC SNR 改善幅度一般低于用公式計 算出的值。

2. EVAL-AD7960FMCZ 評估板上利用過采樣實現(xiàn)的動態(tài)改善

在應用筆記AN-1279 中，256×過采樣下18 位AD7960 ADC 的 實測動態(tài)范圍為123 dB。這是用于高性能數(shù)據(jù)采集信號鏈，如 光譜分析、磁共振成像 (MRI)、氣相色譜分析、振動、石油/ 天然氣勘探和地震系統(tǒng)等。

如圖8 所示，與理論SNR 改善幅度計算相比，測得的過采樣 動態(tài)范圍低1 dB 至2 dB。原因是來自信號鏈器件的低頻噪聲 限制了總體動態(tài)范圍性能。

3. 充分利用SAR 型和Σ-Δ 型ADC 中的集成數(shù)字濾波器

數(shù)字濾波器通常位于FPGA、DSP 或處理器中。為了減少系統(tǒng) 設計工作，ADI 公司提供了一些集成后置數(shù)字濾波器的精密 ADC。例如，AD7606 集成了一個一階后置數(shù)字sinc 濾波器用 于過采樣。它很容易配置，只需上拉或下拉OS 引腳。Σ-Δ 型 ADC AD7175-x 不僅有傳統(tǒng)sinc3 濾波器，還有sinc5 + sinc1 和增強型50 Hz/60 Hz 抑制濾波器。AD7124-x 提供快速建立模 式（sinc4 + sinc1 或sinc3 + sinc1 濾波器）功能。

4.多路復用采樣ADC 的延遲取舍

延遲是數(shù)字濾波器的一個缺點，它取決于數(shù)字濾波器階數(shù)和主 時鐘速率。對于實時應用和環(huán)路響應時間，應當限制延遲。數(shù) 據(jù)手冊所列的輸出數(shù)據(jù)速率是指在單一通道上執(zhí)行連續(xù)轉換 時轉換結果有效的速率。當用戶切換到另一通道時，建立Σ-Δ 調制器和數(shù)字濾波器還額外需要些時間。與這些轉換器相關的 建立時間是指通道變更之后輸出數(shù)據(jù)反映輸入電壓所需的時 間。通道變更之后，為精確反映模擬輸入，必須清除數(shù)字濾波 器中與前一模擬輸入相關的全部數(shù)據(jù)。

以前，Σ-Δ 型ADC 的通道切換速度比數(shù)據(jù)輸出速率要小得多。 因此，在多路復用數(shù)據(jù)采集系統(tǒng)等切換應用中，必須明白：獲 得轉換結果的速率要比對單一通道連續(xù)采樣時可達到的轉換 速率低好幾倍。

ADI 公司的某些新型Σ-Δ ADC（如AD7175-x）內(nèi)置優(yōu)化的數(shù)字 濾波器，可減少通道切換時的建立時間。AD7175-x 的sinc5 + sinc1 濾波器主要用于多路復用應用，在10 kSPS 和更低的輸出 數(shù)據(jù)速率時，可實現(xiàn)單周期建立。

5.數(shù)字濾波器通過抽取避免混疊

很多文章都討論過，過采樣頻率越高，模擬濾波器設計就越容 易。當采樣速率高于滿足奈奎斯特準則所需的速率時，便可使 用較簡單的模擬濾波器來避免受到極高頻率所產(chǎn)生的混疊影 響。很難設計一個能夠衰減所需頻段而不失真的模擬濾波器， 但很容易設計一個利用過采樣抑制較高頻率的模擬濾波器。這 樣便很容易設計數(shù)字濾波器來限制轉換信號的頻帶，然后通過 抽取來提供所需的最終采樣速率，但又不會喪失所需信息。

實施抽取之前，需要確保這種重新采樣不會引入新的混疊問 題。抽取之后，確保輸入信號符合奈奎斯特關于采樣速率的 理論。

EVAL-AD7606/EVAL-AD7607/EVAL-AD7608EDZ 評估板可以每 通道200 kSPS 的速率運行。在下面的測試中，配置其采樣速率為 6.25 kSPS，過采樣比為32。然后，將一個3.5 kHz –6 dBFS 正弦 波施加于AD7606。圖9 顯示2.75 kHz (6.25 kHz – 3.5 kHz) 處有 一個–10 dBFS 混疊鏡像。因此，若ADC 之前沒有合格的抗混疊 模擬濾波器，當使用過采樣時，數(shù)字濾波器就可能會因為抽取而 引起混疊鏡像。應使用模擬抗混疊濾波器來消除這種疊加于模擬 信號上的噪聲尖峰。

結論

本文討論的挑戰(zhàn)和考慮可幫助設計人員設計出實用的濾波器 以實現(xiàn)精密采集系統(tǒng)的目標。模擬濾波器必須在不違反系統(tǒng)誤 差預算的條件下與SAR 型或Σ-Δ 型ADC 的非理想輸入結構接 口，數(shù)字濾波器不應在處理器端引起誤差。這不是簡單的任務， 必須在系統(tǒng)規(guī)格、響應時間、成本、設計工作量和資源等方面 做出權衡。

參考電路

Holdaway, Mark. "ADC 用抗混疊濾波器設計"。EDN，2006 年。

Walsh, Alan。 精密SAR 型模數(shù)轉換器的前端放大器和RC 濾 波器設計。Analog Dialogue，第46 卷第4 期，2012 年。

Wescott，Tim；Wescott 設計服務。 "采樣：奈奎斯特沒說什么 以及怎么辦"。Wescott 研討會，2015 年。

巴特沃茲濾波器設計。

模擬和數(shù)字抗混疊濾波。

作者簡介：

Steven Xie 于2011 年加入ADI 北京分公司，是中國設計中心的一名ADC 應用工程師。他負責中國市場SAR ADC 產(chǎn)品的技術支持工作。在此之前，他曾在Ericsson CDMA 團隊做過四年的硬件設計人員。2007 年，Steven畢業(yè)于北京航空航天大學，并獲得通信與信息系統(tǒng)碩士學位。