模數(shù)轉(zhuǎn)換器CS5381的特點(diǎn)及實(shí)現(xiàn)四通道并行采集系統(tǒng)的設(shè)計(jì)

１、引言

在弱信號檢測儀器開發(fā)過程中，選用高精度的Ａ／Ｄ轉(zhuǎn)換芯片往往可以給設(shè)計(jì)帶來方便。一般情況下，在對寬頻帶弱信號進(jìn)行檢測時(shí)，不僅要求ＡＤＣ具有大動(dòng)態(tài)范圍，同時(shí)對ＡＤＣ的采樣速率也提出了更高的要求。ＣＳ５３８１是目前市場上動(dòng)態(tài)范圍和采樣速率兩項(xiàng)指標(biāo)都很突出的一款２４位ＡＤＣ，它的推出為設(shè)計(jì)高速高精度采集系統(tǒng)提供了一個(gè)較好的解決方案。

２　ＣＳ５３８１的主要性能特點(diǎn)

ＣＳ５３８１是Ｃｉｒｒｕｓ Ｌｏｇｉｃ公司推出的１２０ｄＢ、１９２ｋＨｚ高性能立體聲模數(shù)轉(zhuǎn)換芯片。該芯片采用２４引腳ＴＳＳＯＰ或ＳＯＩＣ封裝，其引腳排列如圖１所示。該芯片采用５Ｖ工作電源。它的內(nèi)部集成了一個(gè)可直接與５～２．５Ｖ邏輯電平接口的電平轉(zhuǎn)換器、一個(gè)可消除直流偏移量的高通濾波器、一個(gè)線性相位數(shù)字抗混疊濾波器和溢流監(jiān)測器。ＣＳ５３８１所具有的這些特性使其在高品質(zhì)音頻處理和精密測控等領(lǐng)域都得到了很好的應(yīng)用。

ＣＳ５３８１的主要性能特點(diǎn)如下：

●具有２４位轉(zhuǎn)換精度；

●采樣速率可以達(dá)到１９２ｋＨｚ；

●具有１２０ｄＢ動(dòng)態(tài)范圍；

●可工作于５Ｖ模擬電壓和３～５Ｖ邏輯電壓；

●兼容２．５～５Ｖ邏輯電平；

●帶有線性相位抗混疊濾波器；

●采用差動(dòng)模擬信號輸入方式；

●具有主、從兩種工作模式；●內(nèi)置數(shù)字高通濾波器。

ＣＳ５３８１使用起來非常方便，可工作在主、從兩種模式下。模式選擇可通過管腳２（Ｍ／ Ｓ）來進(jìn)行。當(dāng)Ｍ／ Ｓ引腳為高電平時(shí)，ＣＳ５３８１工作在主模式（Ｍａｓｔｅｒ Ｍｏｄｅ），此時(shí)ＬＲＣＫ（其頻率等于采樣速率）和ＳＣＬＫ是輸出管腳；而當(dāng)Ｍ／ Ｓ為低電平時(shí)，ＣＳ５３８１工作在從模式（Ｓｌａｖｅ Ｍｏｄｅ），該模式下，ＬＲＣＫ和ＳＣＬＫ變成輸入管腳。如需改變ＣＳ５３８１的采樣率，只需控制芯片的ＭＤＩＶ、Ｍ０和Ｍ１這三個(gè)管腳的邏輯電平即可。表１所列是主時(shí)鐘為２４．５７６ＭＨｚ時(shí)，不同控制方式時(shí)采樣速率的對照表。

通常２４位ＡＤＣ都會產(chǎn)生一個(gè)微小的直流偏移，在ＣＳ５３８１內(nèi)部有一個(gè)數(shù)字高通濾波器，可以通過給管腳ＨＰＦ提供一個(gè)低電平使該濾波器有效，這樣，芯片可以消除直流偏移。另外芯片還帶有溢流監(jiān)測器，當(dāng)模擬信號的輸入電壓幅度過大而致使ＡＤＣ轉(zhuǎn)換溢出時(shí)，相對應(yīng)的管腳ＬＦＶ變低，因此，在該管腳與電源之間接一個(gè)發(fā)光二極管，就可以直觀地顯示出模擬輸入是否溢出，從而根據(jù)需要調(diào)整前端放大電路的增益。

ＣＳ５３８１的模擬信號為差動(dòng)輸入方式，因此，它的前端要有一個(gè)簡單的模擬調(diào)理電路。ＣＳ５３８１的轉(zhuǎn)換結(jié)果是２４位補(bǔ)碼形式的串行數(shù)據(jù)，且左右通道交替輸出，可用ＬＲＣＫ的高低電平來進(jìn)行區(qū)分。輸出數(shù)據(jù)有兩種格式：左對齊和Ｉ２Ｓ。圖２是ＣＳ５３８１的兩種數(shù)據(jù)傳輸時(shí)序。

３、四通道并行采集系統(tǒng)的設(shè)計(jì)

圖３所示是一個(gè)四通道并行采集系統(tǒng)的整體框圖，該系統(tǒng)主要由ＴＭＳ３２０ＶＣ３３（以下簡稱ＶＣ３３）、兩片ＣＳ５３８１、一片ＦＰＧＡ（ＥＰＦ１０Ｋ１０）和一個(gè)大容量ＦＩ-ＦＯ存儲器構(gòu)成。采集系統(tǒng)與主機(jī)的通訊采用ＵＳＢ接口。系統(tǒng)中的一片ＣＳ５３８１工作于主模式，另外一片則工作在從模式下，這樣可以保證兩片ＡＤＣ工作時(shí)嚴(yán)格同步。

在基于ＣＳ５３８１的采集系統(tǒng)中，如何實(shí)現(xiàn)ＣＳ５３８１與ＴＭＳ３２０ＶＣ３３的接口是一個(gè)關(guān)鍵問題。具體的設(shè)計(jì)方案有兩種：其一，由于ＣＳ５３８１采用同步串行數(shù)據(jù)輸出方式，而ＴＭＳ３２０ＶＣ３３具有多通道緩沖串口（ＭｃＢＳＰ），因此，可以較為容易地實(shí)現(xiàn)二者的硬件連接。其二是通過ＣＰＬＤ／ＦＰＧＡ設(shè)計(jì)串并轉(zhuǎn)換電路，并把ＣＳ５３８１輸出的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，然后由ＴＭＳ３２０ＶＣ３３通過擴(kuò)展ＩＯ對數(shù)據(jù)進(jìn)行讀取。這兩種方案相比，第一種方案比較簡單，但系統(tǒng)要設(shè)計(jì)四個(gè)獨(dú)立的同步采集通道，并要使用兩片ＣＳ５３８１，而ＴＭＳ３２０ＶＣ３３只有一個(gè)ＭｃＢＳＰ，所以此方案無法采用。第二種方案實(shí)現(xiàn)起來相對比較麻煩，硬件成本也較大。它通過把每片ＣＳ５３８１的串行數(shù)據(jù)轉(zhuǎn)換成８位并行數(shù)據(jù)并經(jīng)ＦＩＦＯ緩存，然后由ＴＭＳ３２０ＶＣ３３通過中斷和ＤＭＡ方式對四個(gè)通道的轉(zhuǎn)換數(shù)據(jù)進(jìn)行讀取。

串并轉(zhuǎn)換電路設(shè)計(jì)是ＣＳ５３８１和ＴＭＳ３２０ＶＣ３３接口電路的核心部分，它負(fù)責(zé)將ＣＳ５３８１輸出的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)并存儲在ＦＩＦＯ中，同時(shí)產(chǎn)生相應(yīng)的ＦＩＦＯ寫信號。具體設(shè)計(jì)時(shí)，應(yīng)當(dāng)考慮以下三個(gè)問題：

（１） 對于ＣＳ５３８１在左右通道的數(shù)據(jù)，除了２４位轉(zhuǎn)換結(jié)果數(shù)據(jù)外，還應(yīng)輸出一個(gè)８位的附加信息，因此，輸出一道數(shù)據(jù)時(shí)，總共有３２個(gè)時(shí)鐘輸出，而最后８位數(shù)據(jù)是無用的，這樣，就需要有一個(gè)禁止邏輯來防止８位附加數(shù)據(jù)也寫入到ＦＩＦＯ中。

（２） 由于串行輸出時(shí)鐘ＳＣＬＫ在ＣＳ５３８１工作期間是一直存在的，因此，在啟動(dòng)和結(jié)束串并轉(zhuǎn)換時(shí)，應(yīng)該有一個(gè)控制邏輯來使串并轉(zhuǎn)換電路只有在ＬＲ-ＣＫ的上升沿（或者下降沿）觸發(fā)下才能進(jìn)行數(shù)據(jù)轉(zhuǎn)換，以保證左右通道數(shù)據(jù)順序的確定性。

（３） 轉(zhuǎn)換電路要有使能控制，以便控制信號的采集時(shí)間。

４、測試結(jié)果

該采集系統(tǒng)利用標(biāo)準(zhǔn)信號源進(jìn)行正弦信號采集測試，下面是對兩種頻率的正弦信號進(jìn)行測試的結(jié)果分析。其中第一種測試結(jié)果如圖４所示。對于１０ｋＨｚ的正弦信號，ＣＳ５３８１的主時(shí)鐘ＭＣＬＫ為２４．５７６ＭＨｚ、它具有６４倍的過采樣率（采樣速率ｆｓ＝ＭＣＬＫ／６４＝１９２ｋＨｚ），采樣時(shí)間Ｔ為１ｍｓ。由采樣結(jié)果和功率譜可以看出：系統(tǒng)中的ＣＳ５３８１采樣數(shù)據(jù)在頻率域的動(dòng)態(tài)范圍在１２０ｄＢ以上。

把系統(tǒng)采樣速率ｆｓ設(shè)置為３８４ｋＨｚ時(shí)，對７５ｋＨｚ正弦信號的采樣結(jié)果及功率譜估計(jì)如圖５所示，由采樣結(jié)果可以看出：ＣＳ５３８１可以在３８４ｋＨｚ的采樣速率下對更高頻率的信號進(jìn)行采樣，但從功率譜可以看出，此時(shí)動(dòng)態(tài)范圍及信噪比都在８０ｄＢ左右，可見采樣精度有較大幅度的降低。若要完成更高頻率信號的采樣，在對采樣精度要求不是特別高時(shí)，可以考慮采用這種方式。

由此可以看出，由ＣＳ５３８１構(gòu)成的這種采集系統(tǒng)具有分辨率高、動(dòng)態(tài)范圍大等特點(diǎn)，在混場源電磁法接收機(jī)中得到了很好的應(yīng)用，可以對帶寬為ＤＣ～７５ｋＨｚ、動(dòng)態(tài)范圍為１２０ｄＢ的電磁信號進(jìn)行高精度數(shù)據(jù)采集。

責(zé)任編輯：gt