了解PulSAR ADC支持電路

Martin Murnane and Chris Augusta

逐次逼近寄存器（SAR）模數(shù)轉(zhuǎn)換器（ADC）使用各種新技術(shù)來提高分辨率。了解這些設(shè)備的工作原理對于防止故障和錯誤問題非常重要。本應(yīng)用筆記主要討論了使用SAR ADC時經(jīng)常出現(xiàn)的陷阱，更重要的是，如何輕松防止這些陷阱。

PulSAR是如何工作的？

ADI公司的PulSAR系列ADC采用內(nèi)部開關(guān)電容技術(shù)，將SAR ADC的分辨率提高到18位。這意味著在CMOS工藝上，不需要昂貴的薄膜激光修整。?

AD7643的簡化輸入級如圖1所示。AD7643是一款18位ADC，能夠轉(zhuǎn)換1.25 MSPS，基于電荷再分配數(shù)模轉(zhuǎn)換器（DAC），該轉(zhuǎn)換器在新型SAR ADC中很常用。SAR算法分為兩個階段來確定ADC輸出代碼。第一階段是采集階段，SW+和SW?最初是封閉的。所有開關(guān)都連接到IN+和IN?模擬輸入，因此每個電容用作采樣電容，在輸入端采集模擬信號。第二階段是轉(zhuǎn)換階段，SW+ 和 SW? 打開。輸入與內(nèi)部電容斷開，并施加于比較器輸入。這會導(dǎo)致比較器不穩(wěn)定。在不詳細說明SAR算法的情況下，從MSB開始在REF和REFGND之間切換陣列的每個元件，使比較器恢復(fù)平衡狀態(tài)，從而生成代表模擬輸入信號的輸出代碼。

圖1.AD7643簡化原理圖

參考

在分析圖1的參考部分時，重點關(guān)注使用PulSAR ADC設(shè)計電路時可能發(fā)現(xiàn)的陷阱，請注意，在計算輸出代碼時，輸入與ADC的內(nèi)部斷開。這一點很重要。這意味著轉(zhuǎn)換階段輸入端（IN+和IN?）上出現(xiàn)的任何噪聲都不會影響生成的輸出代碼。

在轉(zhuǎn)換階段，REF引腳連接到內(nèi)部開關(guān)電容結(jié)構(gòu)，因為基準(zhǔn)輸入端沒有采樣保持電路。這里（在轉(zhuǎn)換階段）發(fā)生的任何噪聲都會直接影響輸出代碼。如果其中一個位設(shè)置不正確，例如，如果位6設(shè)置為1，而它本應(yīng)為0，由于該位試驗期間噪聲增加，則以下所有位都將設(shè)置為1，以嘗試將DAC輸出降低到正確的值。因此，計算出不正確的輸出，并導(dǎo)致輸出代碼的低1位上出現(xiàn)一系列6，通常稱為卡住位。為了避免卡住位，非常穩(wěn)定的基準(zhǔn)電壓源至關(guān)重要。

可以使用什么類型的精度參考？

PulSAR數(shù)據(jù)手冊的規(guī)格部分出現(xiàn)的一個誤解是外部基準(zhǔn)和電流消耗。通常，對于低通量PulSAR （AD7685 @ 250 kSPS），該值范圍為幾十 μA，對于更快的吞吐速率PulSAR （AD7621 @ 3 MSPS），該值可能高達幾百 μA。這是轉(zhuǎn)換器輸入驅(qū)動時的平均電流，使得基準(zhǔn)驅(qū)動電路提供ADC所需的最大電流。這可以是?FS或+FS，具體取決于ADC。實際上，任何基準(zhǔn)電壓源都可以提供幾百μA的電流，但這些在PulSAR高分辨率轉(zhuǎn)換器中是不切實際的。

低功耗基準(zhǔn)電壓源（ADR12x、ADR36x）

低功耗基準(zhǔn)電壓源通常是不可接受的，因為它們通常缺乏在較重的加權(quán)、最高有效位（MSB）決策期間建立的能力。這些基準(zhǔn)電壓源的輸出阻抗通常大于緩沖基準(zhǔn)電壓源，如AD780、ADR43x和ADR44x基準(zhǔn)電壓源。基準(zhǔn)電壓源電路的動態(tài)原理基本上是一個RLC諧振電路，其中R是ADC內(nèi)部（某些串聯(lián)開關(guān)電阻），C是基準(zhǔn)存儲或去耦電容，L是基準(zhǔn)電壓源本身的電感。PulSAR ADC的設(shè)計人員根據(jù)精密基準(zhǔn)電壓源（如AD780）中的L概念，選擇了一組特定的R和C來配合使用。使用這些值使得系統(tǒng)在激勵時受到嚴(yán)重阻尼（這種激勵發(fā)生在位決策過程中）。使用電感高得多（100×或高于良好緩沖基準(zhǔn)）的低功耗基準(zhǔn)會導(dǎo)致RLC電路欠阻尼，并導(dǎo)致卡住位的行為，如前所述。

一些低功耗基準(zhǔn)電壓源的行為如圖2至圖7所示。請注意，在這些圖中，術(shù)語突發(fā)模式是指轉(zhuǎn)換控制信號處于非活動狀態(tài)的模式，直到采集 8192 個樣本的瞬間。這是對基準(zhǔn)電壓源最差的要求，因為當(dāng)ADC不轉(zhuǎn)換時，基準(zhǔn)電壓源沒有動態(tài)。AD7686采用16位、500 kSPS PulSAR開發(fā)圖2至圖7中的數(shù)據(jù)。

傳統(tǒng)上，直流測量繪制在數(shù)據(jù)直方圖中，這對于顯示代碼轉(zhuǎn)換（或轉(zhuǎn)換噪聲）和峰峰值噪聲非常有意義。然而，圖2和圖3顯示在時域中，以證明在動態(tài)SAR轉(zhuǎn)換期間被測基準(zhǔn)電壓源無法建立的理論。

圖2.突發(fā)模式—ADR121、C裁判= 22 μF， AD7686 @ 500 kSPS.

圖3.連續(xù)模式—ADR121、C裁判= 22 μF， AD7686 @ 500 kSPS.

圖2顯示了突發(fā)工作模式下欠阻尼RLC電路的典型示例。圖3顯示了連續(xù)模式，如這兩個圖所示，該基準(zhǔn)電壓源從未完全穩(wěn)定到16位性能。在連續(xù)模式下，峰峰值輸出代碼仍偏離AD16數(shù)據(jù)手冊中規(guī)定的性能的~4個計數(shù)或~7686×。

圖4顯示了使用ADR7686的AD365的性能。突發(fā)模式或連續(xù)模式之間沒有真正的區(qū)別，使用此參考，它也永遠不會完全穩(wěn)定在 16 位級別。峰峰值輸出代碼也比AD4的額定性能高~7686×。

圖4.ADR365， C裁判= 22 μF， AD7686 @ 500 kSPS.

緩沖引用

使用合適的放大器（如AD8031或AD8605）緩沖幾乎任何基準(zhǔn)電壓源，可提供足夠的驅(qū)動能力，因為動態(tài)現(xiàn)在存在于更高帶寬放大器的輸出端。圖5顯示了ADR365的輸出，該輸出由AD8031放大器緩沖，并作為AD7686的基準(zhǔn)電壓源進行測試。

圖5.突發(fā)模式—ADR365、C裁判= 22 μF， AD7686 @ 500 kSPS.

緩沖外部基準(zhǔn)電壓源會引發(fā)原來的電源要求問題。使用具有足夠驅(qū)動力的良好基準(zhǔn)電壓源（例如AD780、ADR43x或ADR44x）是一種更簡單的解決方案。在這種情況下，可以使用任何低功耗基準(zhǔn)電壓源，因為這些緩沖器（通常）具有低串聯(lián)電感。這在多轉(zhuǎn)換器系統(tǒng)中非常有用，因為一個緩沖器可用于驅(qū)動多個PulSAR ADC。此外，在多轉(zhuǎn)換器應(yīng)用中，最佳方法是對基準(zhǔn)走線使用星形配置，每個轉(zhuǎn)換器使用自己的基準(zhǔn)存儲電容。不建議從組中的第一個ADC進行菊花鏈連接，因為ADC基準(zhǔn)電壓源可能存在串?dāng)_。

低功耗基準(zhǔn)電壓源（<10 kSPS 吞吐量）

在低功耗、吞吐量較慢的應(yīng)用中（例如必須使用低功耗基準(zhǔn)電壓源的10 kSPS或更低），可以在基準(zhǔn)電壓源至ADC的輸出之間使用一個小串聯(lián)電阻，例如10 Ω可能適合。在突發(fā)工作模式下，當(dāng)該電阻兩端的電流穩(wěn)定下來時，可能需要放棄前幾次轉(zhuǎn)換。為了提高吞吐量，通常無法完成突發(fā)轉(zhuǎn)換，因為丟棄的轉(zhuǎn)換過多。此外，當(dāng)流經(jīng)電阻的電流增加到穩(wěn)態(tài)值時，該電阻兩端的壓降可視為時域中的斜率。這通常稱為參考下垂。

圖6顯示了在20 kSPS的更快應(yīng)用中使用500 Ω串聯(lián)電阻時的基準(zhǔn)電壓驟降問題。請注意前幾百次轉(zhuǎn)換的阻尼不足情況，以及隨著樣本的增加而出現(xiàn)的輕微負(fù)斜率。

圖6.突發(fā)模式—ADR365、C裁判= 22 μF，R 系列 = 20 Ω，AD7686 @ 500 kSPS。

圖 7 顯示了 10 kSPS 的較慢吞吐量。不存在欠阻尼問題，峰峰值噪聲為7686個計數(shù)，性能幾乎與AD<>相似。

圖7.突發(fā)模式—ADR365、C裁判= 22 μF，R 系列 = 20 Ω，AD7686 @ 10 kSPS。

為什么要使用大型去耦電容器？

既然已經(jīng)選擇了合適的基準(zhǔn)電壓源（或合適的基準(zhǔn)電壓源和緩沖電路），緩沖器（運放）數(shù)據(jù)手冊建議避免使用重容性負(fù)載。但是，PulSAR ADC需要一個10 μF或更大的基準(zhǔn)去耦電容（REF CAP）。這兩個要求乍一看似乎相互矛盾。

術(shù)語去耦具有不同的含義，特別是當(dāng)用戶注意到PulSAR ADC的基準(zhǔn)（REF）引腳和電源（VDD、AVDD、DVDD、VIO、OVDD）上的其他10 μF電容上的值為10 μF時。REF上的電容不是旁路電容，它是SAR ADC的一部分，根本無法安裝在硅片上。在位決策過程中，由于位在10納秒或更快的時間內(nèi)建立，因此此處顯示存儲電容（REF CAP，見圖8）以補充平衡比較器與內(nèi)部電容陣列上的電荷所需的內(nèi)部CDAC電荷。隨著二進制位加權(quán)過程的進行，從該電容器中獲取小塊電荷。當(dāng)然，內(nèi)部電容陣列的尺寸只是其一小部分（~15 pF至60 pF，取決于ADC），但需要這些較大值的存儲電容來滿足SAR位決策建立時間。關(guān)于在電荷的位決策過程中會發(fā)生什么，有一些復(fù)雜的細節(jié)，但這超出了本應(yīng)用筆記的范圍。

圖8.基準(zhǔn)電容與SAR ADC位于同一側(cè)或PCB背面。

存儲電容器不足也會導(dǎo)致卡住位。電容器的位置和類型也很重要。需要一個低等效串聯(lián)電阻（ESR）電容以避免基準(zhǔn)電壓驟降。近年來，非常好的陶瓷X5R電介質(zhì)電容器在10外殼尺寸中具有0603μF值。對于許多PulSAR ADC，基準(zhǔn)電容值可能會隨著性能下降而降低，即在DNL中。

布局

建議在ADC的基準(zhǔn)引腳上直接放置一個電容。建議這樣做以消除開關(guān)電容瞬變。需要高質(zhì)量的電容器（例如，鉭或X5R型陶瓷;不建議使用NPO）。由于這是電荷存儲電容器而不是旁路電容器，因此可以使用4.7 μF至~22 μF范圍內(nèi)的值。請注意，某些數(shù)據(jù)手冊中規(guī)定了導(dǎo)通建立時間，其中在REF引腳上使用特定的基準(zhǔn)電容值。有關(guān)信息，請參閱相關(guān) PulSAR 數(shù)據(jù)表的規(guī)格部分。

在布局開始時，考慮采用SAR ADC器件的PCB布局，并考慮在ADC基準(zhǔn)引腳上放置一個電容。首先將電容靠近這些引腳放置，然后將基準(zhǔn)電壓源靠近電容放置，然后靠近放大器放置（見圖8）。

布局中還需要粗走線，以降低電路中的任何阻抗。ADC基準(zhǔn)輸入的動態(tài)輸入阻抗意味著該引腳的輸入必須由低阻抗源驅(qū)動。注意，如果基準(zhǔn)電壓源緩沖進入REF引腳，則緩沖器輸出阻抗必須很低。這也適用于模擬輸入引腳。

放大器選擇

大多數(shù)PulSAR數(shù)據(jù)手冊都詳細介紹了放大器。需要注意的一些主要問題是低噪聲水平和低輸出阻抗。輸入信號建立時間也是一個重要參數(shù)，因此放大器需要高壓擺率性能。適合此選擇的一些放大器如下：ADA4841-1、AD8021、ADA4899-1、AD8099和ADA4941-1。

ADA4841-1和AD8021是具有PulSAR ADC、高帶寬和良好壓擺率的ADC驅(qū)動器的絕佳選擇。ADA4899-1也是一款不錯的選擇，具有出色的壓擺率和良好的帶寬，但消耗更多電流會增加費用。還有其他選項可能適合各種應(yīng)用，例如AD8099，由于噪聲密度非常低，它可能適合18位ADC應(yīng)用。但是，該器件的單位增益不穩(wěn)定，盡管可以配置為穩(wěn)定，但它是16 mA的高電流消耗者。但是，它確實具有DISABLED功能，可用于降低便攜式應(yīng)用的電流消耗。這也是單差分應(yīng)用的另一種選擇，例如PulSAR 18位ADC，輸入范圍為5 V。

結(jié)論

了解SAR ADC的工作原理對于理解新設(shè)計的缺陷非常重要。本應(yīng)用筆記中列出的這些陷阱是新設(shè)計中常見的問題。

審核編輯：郭婷