Altium最新發(fā)布了Protel的版本 AD 6.0

在本次發(fā)布的Protel版本內(nèi),新增了當(dāng)前用戶較為關(guān)心的PCB設(shè)計功能如:支持中文字體 / 總線布線 / 差分對布線 / 并增強了推擠布線的功能 等等.

更多的信息請瀏覽Altium公司官方站點: www.altium.com

Altium Limited宣布發(fā)布Altium Designer 6.0，它是完全一體化電子產(chǎn)品開發(fā)系統(tǒng)的下一個版本。Altium Designer 是業(yè)界首例將設(shè)計流程、集成化PCB 設(shè)計、可編程器件（如FPGA）設(shè)計和基于處理器設(shè)計的嵌入式軟件開發(fā)功能整合在一起的產(chǎn)品。

Altium Designer 6.0 是兩年之內(nèi)的第六次更新，極大地增強了對高密板設(shè)計的支持，可用于高速數(shù)字信號設(shè)計，提供大量新功能和改進(jìn)，改善了對復(fù)雜多層板卡的管理和導(dǎo)航，可將器件放置在PCB板的正反兩面，處理高密度封裝技術(shù)，如高密度引腳數(shù)量的球型網(wǎng)格陣列 (BGAs)。 以前這些高級的 PCB 設(shè)計技術(shù)被限定在‘高級’ 的PCB 設(shè)計產(chǎn)品，這些產(chǎn)品對于大多數(shù)工程師來說價格昂貴。然而，Altium 的理念是讓電子設(shè)計變得更容易， Altium Designer 6.0 讓每一位工程師都能使用最新的設(shè)計功能。 <-- adcode -->

Altium Designer 6.0 對差分信號提供系統(tǒng)范圍內(nèi)的支持，可對高速內(nèi)連的差分信號對進(jìn)行充分定義、管理和交互式布線。支持包括對在FPGA項目內(nèi)部定義的LVDS信號的物理設(shè)計進(jìn)行自動映射。 LVDS 是差分信號最通用的標(biāo)準(zhǔn)，廣泛應(yīng)用于可編程器件。Altium Designer 可充分利用當(dāng)今FPGA 器件上的擴(kuò)展I/O管腳。
Altium Designer 6.0中的Board Insight? 系統(tǒng)把設(shè)計師的鼠標(biāo)變成了交互式的數(shù)據(jù)挖掘工具。 Board Insight 集成了“警示”顯示功能，可毫不費力地瀏覽和編輯設(shè)計中疊放的對象。工程師可以專注于其目前的編輯任務(wù)，也可以完全進(jìn)入目標(biāo)區(qū)域內(nèi)的任何其他對象，這增加了在密集、多層設(shè)計環(huán)境中的編輯速度。

Altium Designer 6.0 引入了強大的‘逃逸布線’引擎，嘗試將每個定義的焊盤通過布線剛好引到BGA邊界，這令對密集BGA類型封裝的布線變的非常簡單。 顯著的節(jié)省了設(shè)計時間，設(shè)計師無需手動就可以完成在一大堆焊盤間將線連接這些器件的內(nèi)部管腳。
Altium Designer 6.0極大減少了帶有大量管腳的器件封裝在高密度板卡上設(shè)計的時間，簡化了復(fù)雜板卡的設(shè)計導(dǎo)航功能，設(shè)計師可以有效處理高速差分信號，尤其對大規(guī)?？删幊唐骷系拇罅縇VDS資源。Altium Designer 6.0 充分利用可得到的板卡空間和現(xiàn)代封裝技術(shù)，以更有效的設(shè)計流程和更低的制造成本縮短上市時間。