電源設(shè)計(jì)對(duì)RF放大器相位噪聲的影響

如今的射頻(RF)系統(tǒng)變得越來(lái)越復(fù)雜。高度的復(fù)雜性要求所有系統(tǒng)指標(biāo)（例如嚴(yán)格的鏈接和噪聲預(yù)算）達(dá)到最佳性能。確保整個(gè)信號(hào)鏈的正確設(shè)計(jì)至關(guān)重要。

而信號(hào)鏈中，有一個(gè)部分經(jīng)常會(huì)被忽視，那就是直流電源。它在系統(tǒng)中占據(jù)著重要地位，但也會(huì)帶來(lái)負(fù)面影響。RF系統(tǒng)的一個(gè)重要度量是相位噪聲，根據(jù)所選的電源解決方案，這個(gè)指標(biāo)可以?xún)?yōu)化。本文研究電源設(shè)計(jì)對(duì)RF放大器相位噪聲的影響。

什么是相位噪聲？

正弦波瞬時(shí)相位Φ(t)=ωt+φ(t)=線性相位ωt+隨機(jī)相位φ(t)，隨機(jī)相位φ(t)的功率譜就是相位噪聲譜，歸一化后用功率譜密度表示。

相位噪聲采用相對(duì)值表示：

相位噪聲相當(dāng)于一個(gè)噪聲源對(duì)正弦波進(jìn)行相位調(diào)制，若相位噪聲較小，則調(diào)相指數(shù)(最大相偏)很小，φ(t)的功率譜與正弦波的功率譜相差不太大，所以用頻譜分析儀測(cè)正弦頻譜時(shí)，只能大致能觀察相位噪聲（但不準(zhǔn)確，而且頻譜分析儀的動(dòng)態(tài)范圍偏?。?。

相位噪聲中，窄帶分量就是雜散。

信號(hào)鏈的DC電源解決方案是導(dǎo)致相位噪聲的一個(gè)重要成因，但它常被忽視。為信號(hào)鏈供電的電源軌上的任何噪音或波紋都可能在內(nèi)部耦合。這會(huì)導(dǎo)致相位噪聲增加，從而可能隱藏發(fā)送的帶寬中的關(guān)鍵頻率分量，或從載波中引入雜散偏移。這些雜散靠近載波，所以特別難處理，且因?yàn)閲?yán)格的過(guò)渡頻帶要求，給濾波器造成很大挑戰(zhàn)。

在進(jìn)行信號(hào)鏈分析時(shí)，必須考慮到所有噪聲來(lái)源。DC電源解決方案這個(gè)噪聲源常常被忽視掉，這可能會(huì)影響和嚴(yán)重降低信號(hào)鏈的性能。

這種有規(guī)律的，不管頻率怎么變，間隔不變的就是電源雜散。

電源解決方案

DC-DC是最大的共模干擾源，很難用濾波的方法去抑制，處理共模干擾的唯一辦法：共模電感。

LDO的目的是抑制紋波，抑制低頻噪聲，要求LDO的PSRR高，帶寬大。能夠抑制DC-DC的高次諧波，一般的LDO，PSRR抑制頻率高端不到1MHz，好的LDO可達(dá)10MHz。

如果要求晶振、VCO低相位噪聲、低雜散，那么電源必須是低噪聲電源，LDO必須與其他電源LDO分開(kāi)，單獨(dú)供電，保證DC高頻有必要的隔離度。晶振、VCO的電源功耗十分相近，大約1530mA，VCO的頻率很高，退耦電容47470pF即可。VCO、晶振可以共用電源，用小電阻2.210進(jìn)行隔離，加足夠的退耦。

VCO電源

PLL、DDS

PLL、DDS含有數(shù)字和模擬部分，是數(shù)?；旌想娐?，數(shù)、模電源之間要解決電源的隔離，大電流通過(guò)功率電感增加交流隔離，小電流通過(guò)電阻增大電源間隔離，DC及交流均隔離較好，防止數(shù)模串?dāng)_，降低雜散。

數(shù)模電源隔離

噪聲不僅會(huì)因?yàn)殡娫催x擇的不同而大不相同，而且可能受到輸出電容、輸出電壓和負(fù)載影響。應(yīng)當(dāng)仔細(xì)考慮這些因素，尤其是對(duì)于敏感的供電軌。