SDRAM連接電路設計詳解

　　介紹SDRAM電路設計之前先了解下SDRAM的尋址原理。SDRAM內(nèi)部是一個存儲陣列，可以把它想象成一個表格，和表格的檢索原理一樣，先指定行，再指定列，就可以準確找到所需要的存儲單元，這是內(nèi)存芯片尋址的基本原理，這個表格稱為邏輯Bank。由于技術、成本等原因，不可能只做一個全容量的Bank，而且由于SDRAM工作原理限制，單一的Bank會造成非常嚴重的尋址沖突，大幅降低內(nèi)存效率，所以在SDRAM內(nèi)部分割成多個Bank，目前的SDRAM基本都是４個Bank。

　　圖２　SDRAM引腳配置方案

　　圖２是S3C2440A手冊提供的SDRAM　bank地址的配置方案，維護系統(tǒng)使用的SDRAM是HY57V561620FTP-H，它的規(guī)格是4*4M*16bit（使用兩片是為了配置成32位的總線寬度），BANK大小是4M*16=64MB，總線寬度是32位，器件大小是4*BANK大小=256Mb，寄存器配置就是（4M*16*4B）*2，根據(jù)圖2可知，SDRAM上的BANK地址引腳BA［1:0］與S3C2440的A相連。

　　圖3 S3C2440A控制地址總線連接

　　圖3是寄存器控制地址總線連接方式，我們使用2片SDRAM配置成32位的總線寬度，所以SDRAM上的A［12:0］接到S3C2440的A［14:2］引腳。具體的SDRAM電路連接如圖4所示：

　　圖4　SDRAM電路連接圖

　　SDRAM的地址引腳是復用的，在讀寫SDRAM存儲單元時，操作過程是將讀寫地址分兩次輸入到芯片中，每一次由同一組地址線送入，兩次送入到芯片上去的地址分別稱為行地址和列地址，它們被鎖存到芯片內(nèi)部的行地址鎖存器和列地址鎖存器。下面是該芯片的部分信號。