電路詳細(xì)描述 - 24位4.7Hz、4通道模擬數(shù)據(jù)采集系統(tǒng)電路圖

　　電路描述

　　該電路包含一個(gè)ADG1409多路復(fù)用器、一個(gè)AD8226儀表放大器、一個(gè)AD8475差動(dòng)放大器、一個(gè)AD7192Σ-Δ型ADC（使用ADR444基準(zhǔn)電壓源）以及 ADP1720穩(wěn)壓器。只需少量外部元件來(lái)提供保護(hù)、濾波和去耦，使得該電路具有高集成度，而且所需的電路板（印刷電路板［PCB］）面積較小。

　　穩(wěn)壓器和基準(zhǔn)電壓源的選擇

　　該電路選擇ADP1720-5作為5 V穩(wěn)壓器。它是一款高壓、微功耗、低壓差線性穩(wěn)壓器，適合工業(yè)應(yīng)用。

　　該電路選擇4.096VADR444作為基準(zhǔn)電壓源。它是一款超低噪聲、高精度、低壓差器件，特別適合高分辨率、∑-△型ADC和精密數(shù)據(jù)采集系統(tǒng)。

　　輸入開(kāi)關(guān)和保護(hù)

　　ADG1409 多路復(fù)用器擁有2位二進(jìn)制地址線，可用于選擇四種可能的輸入通道之一。該設(shè)計(jì)還包括外部保護(hù)功能，如標(biāo)準(zhǔn)二極管和瞬態(tài)電壓抑制器，用以增強(qiáng)電路的魯棒性。這些在圖1中并未顯示，但是在CN0251設(shè)計(jì)支持包的詳細(xì)原理圖及其它文檔中有所展示。

　　ADG1409多路復(fù)用器配置為接收四路差分輸入信號(hào)：（VS1A?VS1B）、（VS2A?VS2B）、（VS3A?VS3B）和（VS4A?VS4B）。多路復(fù)用器的輸出（DA和DB）施加于 AD8226儀表放大器的輸入端。

　　AD8226輸入儀表放大器

　　外部RG電阻設(shè)置AD8226的增益。對(duì)于該電路，省略了RG，且儀表放大器級(jí)的增益為1。因此，AD8226的輸出為VSxA–VSxB，其中x為輸入通道編號(hào)。

　　AD8226的差分輸入由兩個(gè)4.02k電阻和一個(gè)10nF電容進(jìn)行濾波，這些電阻和電容構(gòu)成一個(gè)截止頻率為2.0kHz的單極點(diǎn)RC濾波器。兩個(gè)1nF電容增加了截止頻率為40kHz的共模濾波。

　　AD7192ADC PGA增益配置

　　AD7192配置為接收差分模擬輸入，以匹配來(lái)自AD8475的差分輸出信號(hào)。 AD7192的滿量程輸入范圍為±VREF/增益，其中±VREF=REFINx（+）-REFINx（-）。

　　AD7192中的緩沖器使能時(shí)，輸入通道會(huì)驅(qū)動(dòng)緩沖放大器的高阻抗輸入級(jí)，此模式下的絕對(duì)輸入電壓范圍將限制在AGND+250mV至AVDD-250mV。增益級(jí)使能后，緩沖器輸出將施加于PGA的輸入端，模擬輸入范圍必須限制在±（AVDD-1.25V）/增益以內(nèi)，因?yàn)镻GA需要額外的裕量。因此，采用4.096V基準(zhǔn)電壓源和5V電源時(shí)，為了最充分地利用ADC的動(dòng)態(tài)范圍，可按表1所示對(duì)信號(hào)進(jìn)行衰減或放大。

　　表1. AD8475和 AD7192內(nèi)置PGA的各種輸入范圍增益配置

　　差分衰減放大器

　　為了驅(qū)動(dòng)低壓ADC，±0V或±5V信號(hào)需要進(jìn)行衰減和電平轉(zhuǎn)換。若將差動(dòng)放大器配置與精密電阻配合使用，勢(shì)必會(huì)因電阻之間出現(xiàn)失配而導(dǎo)致CMR性能下降。AD8475電平轉(zhuǎn)換器/衰減器集成精密激光調(diào)整匹配電阻，可確保低增益誤差、低增益漂移（最大33ppm/°C）和高CMR特性。

　　AD8475提供兩個(gè)引腳可選的增益選項(xiàng)，即0.4和0.8。VOCM引腳用于調(diào)整精密電平轉(zhuǎn)換的輸出共模電壓，以便匹配ADC的輸入范圍，并使動(dòng)態(tài)范圍最大化。此引腳可保持懸空，并利用一個(gè)精密分壓器進(jìn)行內(nèi)部偏置，該分壓器由電源與地之間的兩個(gè)200M電阻組成，從而在該引腳上提供中間電源電壓。

　　由兩個(gè)100電阻和一個(gè)1F電容組成的一個(gè)單極點(diǎn)差分RC濾波器充當(dāng)AD7192的抗混疊和降噪濾波器，其截止頻率為800Hz。兩個(gè)10nF電容提供截止頻率為160kHz的共模濾波。

　　濾波器、輸出數(shù)據(jù)速率和建立時(shí)間

　　AD7192Σ-Δ型ADC由調(diào)制器和數(shù)字濾波器組成。輸出數(shù)據(jù)速率（fADC）和建立時(shí)間（tSETTLE）與濾波器配置及斬波配置有關(guān)。表2顯示了不同配置情況下的輸出數(shù)據(jù)速率和建立時(shí)間計(jì)算情況。

　　表2. 不同配置的輸出數(shù)據(jù)速率和建立時(shí)間