探討FCBGA基板技術(shù)的發(fā)展趨勢(shì)及應(yīng)用前景

作者：方志丹，于中堯，武曉萌，王啟東

單位：中國科學(xué)院微電子研究所

摘要：倒裝芯片球柵格陣列（FCBGA）基板作為人工智能、5G、大數(shù)據(jù)、高性能計(jì)算、智能汽車和數(shù)據(jù)中心等新興需求應(yīng)用的CPU、圖形處理器（GPU）、FPGA等高端數(shù)字芯片的重要載體，業(yè)界對(duì)其的需求量快速增長。對(duì)FCBGA基板的關(guān)鍵技術(shù)進(jìn)行了介紹，包括精細(xì)線路技術(shù)、翹曲控制技術(shù)和局部增強(qiáng)技術(shù)。同時(shí)，對(duì)FCBGA基板技術(shù)的發(fā)展趨勢(shì)及應(yīng)用前景進(jìn)行了展望。

01

引? 言

基板又稱集成芯片載板，為芯片提供電氣互連、保護(hù)、支撐、散熱、組裝等功效，作為連接裸芯片與PCB的橋梁，是集成電路產(chǎn)業(yè)中封裝產(chǎn)品的關(guān)鍵原材料之一。基板和芯片有多種封裝形式，其中倒裝芯片球柵格陣列（FCBGA）基板是針對(duì)AI、5G、大數(shù)據(jù)、高性能計(jì)算（HPC）、智能汽車和數(shù)據(jù)中心等新興需求應(yīng)用的CPU、圖形處理器（GPU）、FPGA等高端數(shù)字芯片的重要載體，具有高算力、高速度、高帶寬、低延遲、低功耗、多功能和系統(tǒng)級(jí)集成等許多優(yōu)點(diǎn)。

以柵格陣列形式倒裝的基板包含針腳柵格陣列（PGA）、平面柵格陣列（LGA）、球柵格陣列（BGA）3種類型。Prismark預(yù)測(cè)的2011—2026年封裝基板市場(chǎng)形勢(shì)如圖1所示，從2011年至2026年，F(xiàn)CPGA/LGA/BGA基板在封裝基板市場(chǎng)中的占比一直是最多的，均在45%以上，在2026年將達(dá)到57%；2026年基板市場(chǎng)規(guī)模將達(dá)到214億美元，2021至2026年這5年的預(yù)計(jì)年均復(fù)合增長率達(dá)到8.3%，其中FCBGA市場(chǎng)規(guī)模達(dá)到121億美元，占比在一半以上，年復(fù)合增長率在基板市場(chǎng)中最高，達(dá)到11.5%?？梢?，未來封裝基板市場(chǎng)中最為活躍的就是FCBGA基板市場(chǎng)。目前我國大陸基板廠已經(jīng)具備引線鍵合球柵格陣列（WBBGA）、倒裝芯片級(jí)封裝（FCCSP）等中低端基板制造能力，但高端的FCBGA基板量產(chǎn)市場(chǎng)仍被日韓及中國臺(tái)灣地區(qū)企業(yè)所壟斷。

近些年，我國相關(guān)行業(yè)也在該領(lǐng)域進(jìn)行大量投入，其中深南電路、興森快捷、安捷利美維等基板廠已在存儲(chǔ)、射頻等FCBGA基板方向進(jìn)行大額資金投入和先進(jìn)技術(shù)研發(fā)，中國科學(xué)院微電子研究所建立了國內(nèi)唯一的先進(jìn)基板研發(fā)線，在FCBGA基板方面已實(shí)現(xiàn)精細(xì)線路與埋入式功能基板成套技術(shù)，形成支撐AI、HPC系統(tǒng)封裝集成應(yīng)用的大尺寸基板（70 mm×70 mm以上）、大尺寸芯片（25 mm×25 mm以上）、大功率（1000 W以上）以及大功率密度（1.5 W/mm2）的樣品。

02

FCBGA 基板關(guān)鍵技術(shù)

FCBGA基板技術(shù)不同于普通基板。首先，隨著數(shù)據(jù)處理芯片的尺寸增加到70 mm×70 mm，配套的FCBGA基板從80 mm×80 mm向110 mm×110 mm的更大尺寸過渡。其次，面向高密度互連的需求，基板增層[指在芯板（Core）兩側(cè)的增層布線層，不包含芯板上的兩層線路]的數(shù)量將從10層增加到18層甚至更多。同時(shí)，為實(shí)現(xiàn)高密度布線，線寬/線間距將減小到5 μm/5 μm以下。綜上，F(xiàn)CBGA基板具有超大尺寸、高疊層和精細(xì)線路3個(gè)方面的特點(diǎn)。超大尺寸和高疊層在基板工藝上的突出表現(xiàn)為翹曲增加，同時(shí)線路節(jié)距減少，需要新的基板材料、新工藝和新結(jié)構(gòu)形式的引入，所以FCBGA基板關(guān)鍵技術(shù)的研究主要包括精細(xì)線路技術(shù)、翹曲控制技術(shù)和局部增強(qiáng)技術(shù)3個(gè)方面。

2.1 精細(xì)線路技術(shù)

精細(xì)線路的主要載體為具有低粗糙度表面的絕緣介質(zhì)，常規(guī)選用工藝為半加成工藝（SAP），該工藝主要考察介質(zhì)材料與金屬種子層間結(jié)合力的控制問題，結(jié)合力的強(qiáng)弱對(duì)精細(xì)線路的附著起到?jīng)Q定性作用。因此，針對(duì)上述關(guān)鍵因素進(jìn)行重點(diǎn)介紹，包括增層介質(zhì)材料、工藝方法和結(jié)合力控制技術(shù)3個(gè)方面。

2.1.1　增層介質(zhì)材料

基板的增層介質(zhì)材料有多種，包括雙馬來酰亞胺三嗪（BT）樹脂、半固化片（PP）、涂樹脂銅箔（RCC）、光敏絕緣材料和味之素增層膜（ABF）等。PP由玻纖布和樹脂構(gòu)成，其表面的粗糙度來自壓合時(shí)的銅箔毛牙，超低粗糙度的銅箔表面平均粗糙度在0.5 μm以上，通常在改良半加成工藝（MSAP）中用于制作15 μm以上的線路。受到玻纖束經(jīng)緯交織的影響，盲孔的成孔直徑在65 μm以上。RCC是在銅箔表面涂覆樹脂，其粗糙度同樣來源于銅箔，因其不含玻纖或填料，受溫濕度影響的漲縮比較大，不適合用于大尺寸、高疊層基板的制作；光敏絕緣材料由樹脂、填料和感光溶劑等組成，通過光刻工藝可實(shí)現(xiàn)小于25 μm的超小盲孔，但在使用中其表面的種子層通常需要通過半導(dǎo)體工藝沉積，工藝兼容性相對(duì)較差。ABF是一種由高分子樹脂、硅微粉和溶劑等物質(zhì)混合形成的復(fù)合薄膜材料，通過除膠工藝控制其表面粗糙度（通常小于0.4 μm），采用常規(guī)基板工藝即可以直接鍍銅，形成線寬/線間距不大于15 μm/15μm的精細(xì)線路。因?yàn)樘盍喜捎镁鶆蚍植嫉钠骄睆讲淮笥?.5 μm的硅微粉，可以實(shí)現(xiàn)孔徑為25～30 μm的高密度盲孔?？偟膩碚f，相比于其他增層介質(zhì)，ABF具有易于加工和較高的工藝兼容性等特點(diǎn)，因此被廣泛用作FCBGA基板的增層介質(zhì)材料。

為了滿足高密度布線、高速傳輸和高疊層基板低翹曲的需求，ABF的物性不斷提升，從GX系列到GL系列，隨著硅粉填料的質(zhì)量分?jǐn)?shù)從38%增加到72%，熱膨脹系數(shù)（CTE）從46×10-6·℃-1降低到20×10-6·℃-1,減小一半以上；楊氏模量從4 GPa提高到13 GPa，介電損耗降低4倍。ABF基本物性參數(shù)對(duì)比如表1所示。表面粗糙度與精細(xì)線路如圖1所示，可以看出介質(zhì)表面的粗糙度對(duì)線寬/線間距的影響。當(dāng)介質(zhì)表面的粗糙度較大時(shí)，圖形電鍍中有滲鍍風(fēng)險(xiǎn)，在細(xì)線路的底部易形成微短或短路，不利于細(xì)線路的線形控制。隨著線路節(jié)距的縮小，介質(zhì)表面的粗糙度也相應(yīng)減小，因此，ABF中硅微粉的平均直徑從0.5 μm下降到0.1 μm時(shí)，相應(yīng)的表面粗糙度從400 nm下降到100 nm及以下。

表1? ABF基本物性參數(shù)對(duì)比

圖1??表面粗糙度與精細(xì)線路

2.1.2　SAP工藝

精細(xì)線路通常選用SAP工藝實(shí)現(xiàn)，SAP與MSAP工藝流程如圖2所示，SAP工藝是將內(nèi)層基板做超粗化處理以增強(qiáng)介質(zhì)和下層金屬線路間的結(jié)合力，在基板兩面貼增層介質(zhì)，通過真空壓膜和鏡面鋼板整平獲得均勻覆蓋在基板表面的介質(zhì)層，激光鉆孔后對(duì)介質(zhì)表面做除膠工藝處理，清除鉆孔產(chǎn)生的殘?jiān)⑿纬删鶆虻摹⒓{米尺度的粗糙表面，在孔內(nèi)及介質(zhì)表面沉積疏松的化銅層，再經(jīng)過圖形發(fā)生（包括貼膜、曝光、顯影工藝）和圖形轉(zhuǎn)移（包括圖形電鍍、剝膜和閃蝕）等一系列工藝形成增層線路。

SAP和MSAP的最大區(qū)別在于絕緣介質(zhì)上的種子層。SAP中絕緣介質(zhì)表面的種子層是通過化銅工藝沉積厚度約為1 μm、比電解銅疏松的化學(xué)銅，而MSAP中絕緣介質(zhì)表面的種子層是和介質(zhì)一起壓合的電解銅箔（厚度為2~3 μm）。由于閃蝕藥水的蝕刻選擇性，超薄又疏松的化銅層比電解銅更易去除，更利于實(shí)現(xiàn)高密度線路。但如果種子層與介質(zhì)間的結(jié)合力弱，細(xì)線路在剝膜、閃蝕及超粗化處理等工藝中經(jīng)過多次有壓力的藥液沖擊，會(huì)出現(xiàn)飛線、掉線等不良現(xiàn)象，尤其對(duì)于大尺寸基板上長度為幾十毫米的長距精細(xì)線路來說，其掉線現(xiàn)象會(huì)非常嚴(yán)重。所以SAP工藝的核心技術(shù)，也是通過使用無銅箔增層介質(zhì)材料實(shí)現(xiàn)精細(xì)線路的前提條件，即控制化銅層與介質(zhì)材料間的結(jié)合力。

（a）SAP工藝流程

（b）MSAP工藝流程

圖2? SAP與MSAP工藝流程

2.1.3　結(jié)合力控制技術(shù)

增層介質(zhì)材料作為隔離上下兩層金屬線路的絕緣層，若其與下層線路的結(jié)合力弱，多層基板易在制備過程或可靠性測(cè)試中，因溫度、濕度等環(huán)境條件的變化出現(xiàn)爆板、分層等不良情況。若其與上層金屬的結(jié)合力弱，則在圖形發(fā)生和轉(zhuǎn)移工藝中就會(huì)出現(xiàn)線路倒伏、剝落，無法完成多層基板的制作。

通過對(duì)線路做超粗化處理來實(shí)現(xiàn)介質(zhì)材料與下層線路的良好結(jié)合，采用粗化藥水對(duì)銅晶界進(jìn)行有選擇性的刻蝕，在銅晶粒表面形成獨(dú)特的凹凸形狀，超粗化的電鍍銅表面如圖3所示，可以在控制對(duì)精細(xì)線路的蝕刻量的同時(shí)，提高線路銅和樹脂間的物理結(jié)合力。然后在超粗化的銅表面增加有機(jī)膜，利用有機(jī)膜、銅及樹脂間的共價(jià)鍵可以提高線路銅和樹脂間的化學(xué)結(jié)合力。

圖3　超粗化的電鍍銅表面

介質(zhì)材料與上層線路結(jié)合力的控制涉及一系列工藝，包括材料的回溫取用時(shí)間、壓合參數(shù)、固化條件、除膠工藝，需根據(jù)材料的物化性質(zhì)和固化機(jī)理的不同，優(yōu)化介質(zhì)材料使用時(shí)的全套工藝參數(shù)。其中除膠工藝決定了介質(zhì)表面的最終處理狀態(tài)，包含3個(gè)步驟：1）蓬松，打散高分子樹脂中的C—C鍵，降低鍵能，形成蜂窩狀結(jié)構(gòu)，使樹脂易受高錳酸鹽蝕刻液咬蝕；2）除膠，利用堿性高錳酸鹽蝕刻溶液除去內(nèi)層鉆污，清潔孔壁并且粗化樹脂，形成幾百納米不等的粗糙表面；3）中和，除去除膠段反應(yīng)的殘留物并清洗殘留的松散硅微粉。

因?yàn)樵O(shè)備及藥水差異，同種材料的除膠工藝參數(shù)差別較大，但最終獲得的介質(zhì)表面狀態(tài)是一致的。具體表現(xiàn)為樹脂和硅微粉均勻分布、納米級(jí)粗糙度的表面形貌，測(cè)量結(jié)合力的辦法參照IPC650相關(guān)標(biāo)準(zhǔn)。以GZ系列為例，其中樹脂為環(huán)氧樹脂和氰酸酯樹脂，相較于GX系列的環(huán)氧和苯酚硬化劑更難刻蝕，并且介質(zhì)中的硅微粉填料質(zhì)量占比達(dá)到66%。不同除膠工藝銅剝離后的介質(zhì)表面如圖4所示，中科院微電子所研究結(jié)果表明，當(dāng)除膠不足時(shí)，介質(zhì)表面有多處樹脂平坦區(qū)域，部分較大尺寸的硅微粉剝落，這種形貌時(shí)對(duì)應(yīng)的結(jié)合力僅為0.15 N/mm，如圖4（a）所示；當(dāng)除膠過量時(shí)，表面硅粉剝落的同時(shí)有大量硅粉半露在表面，雖然表面的粗糙度增加，但因表面硅粉面積占比較大，這時(shí)的結(jié)合力仍偏低，只達(dá)到0.23 N/mm，若采用玻璃蝕刻劑對(duì)硅粉做微蝕處理，在硅粉和樹脂間制造空隙即形成“錨定效應(yīng)”，也可以提高結(jié)合力；當(dāng)除膠適量時(shí)，介質(zhì)表面有樹脂和松散硅粉剝落形成的粗糙度，同時(shí)表面剩余的硅粉被樹脂包裹，或硅粉的大部分體積埋入樹脂中，化銅工藝中的催化劑離子鈀與樹脂的吸附性優(yōu)于玻璃，利用其優(yōu)異的吸附性，可以獲得化銅層和介質(zhì)材料的較高結(jié)合力（0.4 N/mm以上），滿足精細(xì)線路工藝對(duì)無銅箔增層介質(zhì)結(jié)合力的需求（通常為0.4~0.6 N/mm）。

（a）剝離力為0.15 N/mm

（b）剝離力為0.23 N/mm

（c）剝離力為0.40 N/mm

圖4? 中科院微電子所研究的不同除膠工藝銅剝離后的介質(zhì)表面

2.2　翹曲控制技術(shù)

翹曲是由于片狀結(jié)構(gòu)中不同組成部分間的CTE差異，在制造過程中，各個(gè)部分隨溫度變化漲縮不同，產(chǎn)生的機(jī)械應(yīng)力不同，造成片狀結(jié)構(gòu)表面起伏。嚴(yán)重的基板翹曲會(huì)導(dǎo)致2個(gè)重要的問題：一是嚴(yán)重的翹曲導(dǎo)致無法封裝或封裝失效，最直接的結(jié)果是倒裝焊的焊球局部無法與PCB連接，或相鄰焊球間發(fā)生橋接；二是過大的基板翹曲導(dǎo)致封裝后的基板與芯片間存在較大應(yīng)力，過大的應(yīng)力導(dǎo)致焊球開裂、芯片開裂等可靠性問題。因材料特性不同，基板翹曲有一定的不確定性，但通過材料及結(jié)構(gòu)的設(shè)計(jì)也可以實(shí)現(xiàn)對(duì)翹曲的控制。

2.2.1　翹曲的不確定性

FCBGA封裝基板翹曲是因?yàn)殂~線路、絕緣樹脂以及芯板間CTE失配產(chǎn)生的應(yīng)力不平衡造成基板形狀改變。大部分相關(guān)文獻(xiàn)都是關(guān)于封裝后基板的翹曲檢測(cè)和討論，對(duì)封裝前的FCBGA基板翹曲的討論非常少。由于基板材料中含有大量的高分子材料，而這些材料的物理性質(zhì)隨加工工藝和熱處理（比如回流、固化等條件）的差異，參數(shù)變化較大，很難得到如同金屬一樣的一致性。

LIN等人對(duì)于多家供應(yīng)商提供的用于疊層封裝（POP）的具有相同結(jié)構(gòu)設(shè)計(jì)的基板（共5種基板），進(jìn)行了封裝前和回流后的翹曲測(cè)量數(shù)據(jù)對(duì)比。選用一個(gè)12 mm的方形POP封裝用基板做設(shè)計(jì)，其中Core厚度為0.15 mm，采用低CTE材料，通過兩層板制作后的基板厚度為0.23 mm。翹曲模式包括內(nèi)凹、外凸和組合模式3種，如圖5所示，通常把內(nèi)凹稱為“笑臉”，外凸稱為“哭臉”，對(duì)應(yīng)的翹曲測(cè)量數(shù)據(jù)通常正值為“哭臉”，負(fù)值為“笑臉”。5種基板的翹曲測(cè)試結(jié)果如圖6所示。

（a）笑臉

（b）哭臉

（c）組合

圖5　翹曲模式

圖6　5種基板的翹曲測(cè)試結(jié)果

從圖6可以看出：（1）不同供應(yīng)商提供的基板翹曲差異超過20 μm；（2）采用低 CTE Core的所有供應(yīng)商提供的基板在室溫下的翹曲均表現(xiàn)為“哭臉”；（3）同一供應(yīng)商采用不同工藝制造的基板，其翹曲存在明顯差異；（4）采用超低CTE的Core的基板與所有供應(yīng)商提供的樣品具有完全不同的翹曲特性，在室溫下的翹曲表現(xiàn)為笑臉。不同廠商提供的具有同樣的基板結(jié)構(gòu)的產(chǎn)品，其翹曲參數(shù)不同，這是翹曲的一種不確定性。

基板翹曲的不確定性有以下幾個(gè)方面的原因。

（1）Core和絕緣層的主要成分是有機(jī)樹脂。有機(jī)樹脂在加工過程中，從半固化狀態(tài)轉(zhuǎn)變成固化狀態(tài)，分子間并不是完全徹底的結(jié)合。在一定的溫度下，固化會(huì)進(jìn)一步發(fā)生，對(duì)基板的物性和翹曲存在影響。不同廠家的基板工藝條件有差異，所以固化后的物性差異導(dǎo)致翹曲不同，物性測(cè)試結(jié)果表明，經(jīng)過不同的溫度處理，基板材料的物性存在差異。

（2）基板吸濕對(duì)于基板翹曲有一定的影響。有機(jī)樹脂均有一定的吸水率，加工完全的基板在空氣中吸收了水汽，水分子在基板中擴(kuò)散是一個(gè)逐漸發(fā)生的過程，所以吸收水汽對(duì)于基板的翹曲也有影響?；逶诜庋b前需要在一定的溫度下烘烤一段時(shí)間，就是為了通過烘烤將基板吸收的水汽去除，增加尺寸的穩(wěn)定性。不同廠家基板的存放時(shí)間和存放條件的差異，導(dǎo)致其吸濕程度不同，也會(huì)存在翹曲差異。

（3）Core本身具有一定的翹曲。Core本身是由多層玻纖布疊壓制成的，玻纖布的經(jīng)線和緯線的張力不同，疊壓時(shí)多層玻纖布的經(jīng)線和經(jīng)線對(duì)齊，緯線和緯線對(duì)齊，才可以盡可能地減小Core的翹曲，但在實(shí)際加工中是無法實(shí)現(xiàn)每層玻璃纖維的經(jīng)線和緯線完全精準(zhǔn)對(duì)齊的。

2.2.2　基板翹曲的控制技術(shù)

基板翹曲具有一定程度的不確定性，但翹曲控制仍有一定的規(guī)律可循。FCBGA基板的典型材料及其CTE如表2所示，Core、ABF介質(zhì)材料、銅布線、阻焊材料和圖形均是影響翹曲的因素，完整基板的CTE與層數(shù)厚度以及銅線路的布線設(shè)計(jì)等諸多因素有關(guān)。

表2?FCBGA基板的典型材料和CTE

第一，基板CTE與彈性模量。NAKAMURA等人描述了基板材料的物性對(duì)基板翹曲的影響：（1）Core的CTE越小，封裝翹曲越小；（2）Core的彈性模量越高，封裝翹曲越?。唬?）CTE的影響超過彈性模量的影響。Core CTE和彈性模量對(duì)封裝翹曲的影響如圖7所示。

圖7　Core CTE和彈性模量對(duì)封裝翹曲的影響

第二，Core的厚度。KOICHI描述了完整基板的CTE和Core厚度的關(guān)系，如圖8所示。隨著Core厚度的增加，多層基板的CTE從20×10-6·℃-1下降到接近16×10-6·℃-1。為降低基板的整體翹曲，采用低CTE材料作為Core，Core采用玻璃纖維增強(qiáng)的樹脂結(jié)構(gòu)，其CTE是所有基板材料中最低的。同樣的疊層結(jié)構(gòu)，Core厚度增加，Core在整個(gè)基板中的厚度占比增大，基板整體的CTE也隨之下降。通過增加Core的厚度（如從0.8 mm增加至1.4 mm）來降低翹曲，這一方法在實(shí)際的大尺寸FCBGA基板制造中被廣泛使用。

圖8　基板CTE與厚度的關(guān)系

第三，結(jié)構(gòu)設(shè)計(jì)與工藝。FCBGA基板結(jié)構(gòu)如圖9所示，由于FCBGA基板都是對(duì)稱加工的，兩側(cè)絕緣層介質(zhì)均采用同種材料。在保證信號(hào)完整性的前提下，設(shè)計(jì)相對(duì)于Core對(duì)稱的布線層，并且上下布線層的覆銅率保持一致，銅線路分布應(yīng)盡可能均勻，保證絕緣層樹脂厚度一致，形成相對(duì)于Core對(duì)稱分布的線路和絕緣層結(jié)構(gòu)。在此前提下，基板制造工藝的一致性尤為重要，如圖形掩模工藝中的曝光和顯影對(duì)干膜線寬/線間距的控制，圖形電鍍工藝中銅線路的高度，壓合工藝中的介質(zhì)壓合厚度及閃蝕工藝中銅線路圖形閃蝕的均勻性等，并且在多層板的制造過程中保持一致的工藝控制和最短時(shí)間的工藝銜接。對(duì)稱的兩層是同時(shí)加工完成的，對(duì)稱兩層的布線和絕緣層具有相同的CTE，與Core間形成的熱失配、產(chǎn)生的機(jī)械應(yīng)力互相平衡，可以最大幅度地降低翹曲。

圖9　FCBGA基板結(jié)構(gòu)

總之，材料選擇的匹配和結(jié)構(gòu)設(shè)計(jì)的對(duì)稱，對(duì)稱結(jié)構(gòu)制造的一致性，增層與內(nèi)層結(jié)構(gòu)間達(dá)到應(yīng)力平衡，是減小FCBGA基板翹曲的關(guān)鍵。

2.3　局部增強(qiáng)技術(shù)

隨著器件工作頻率、互連密度的增高，電互連延遲以及損耗已經(jīng)成為越來越突出的問題。同時(shí)，在集成數(shù)量增大、密度增高的應(yīng)用需求下，面對(duì)芯片高密度互連接口和板級(jí)工藝的尺寸差距及性能提升要求，業(yè)界的解決方法主要分為3個(gè)方向：（1）將芯片引腳進(jìn)行扇出以適應(yīng)更大尺度的連接，如晶圓級(jí)扇出再分配；（2）尋求中間轉(zhuǎn)接結(jié)構(gòu)，如含硅通孔的轉(zhuǎn)接板；（3）開發(fā)更細(xì)線寬/線間距、更小互連直徑與截距的工藝路線，研發(fā)更高性能、更高工藝適應(yīng)性的材料，如日本Shinko開發(fā)的頂層細(xì)線路基板（i-THOP）。上述3種方案在研發(fā)方面均有優(yōu)勢(shì)較為突出的樣品及可靠性驗(yàn)證報(bào)道，但在市場(chǎng)需求與成本管控的沖突下，硅轉(zhuǎn)接板與板級(jí)細(xì)線路開發(fā)在多種產(chǎn)品應(yīng)用中遇到瓶頸，因此需要開辟一條可實(shí)現(xiàn)低成本、高密度集成的新路徑。

英特爾的嵌入式多芯片互連橋（EMIB）技術(shù)將后兩個(gè)方向進(jìn)行了優(yōu)勢(shì)互補(bǔ)，舍棄了難度大、成本高的硅通孔技術(shù)，保留硅轉(zhuǎn)接板中的細(xì)線路，使之成為硅橋結(jié)構(gòu)，并通過增層技術(shù)將其埋置于基板中，將硅橋上引出的窄節(jié)距焊盤和2顆倒裝芯片上的微凸點(diǎn)鍵合互連，基板上的寬節(jié)距焊盤和倒裝芯片上的可控塌陷芯片連接（C4）凸點(diǎn)鍵合互連。硅橋分擔(dān)了芯片間的通信，信號(hào)與地則可排布在基板布線層中，一方面在硅橋上實(shí)現(xiàn)了低損耗、高密度的高速互連，另一方面分擔(dān)了增層布線壓力，降低基板細(xì)線路、疊孔等的加工難度，減少多層板加工的翹曲問題。如此巨大的優(yōu)勢(shì)使得這一技術(shù)迅速被業(yè)內(nèi)認(rèn)可，業(yè)界圍繞硅橋與基板開展了一系列研究。2015年，英特爾的EMIB技術(shù)被應(yīng)用于Stratix 10產(chǎn)品中，其取代硅轉(zhuǎn)接板實(shí)現(xiàn)了基板與多個(gè)高帶寬存儲(chǔ)器（HBM）的集成，實(shí)現(xiàn)焊盤節(jié)距為55μm，互連密度達(dá)256~625/mm，英特爾EMIB產(chǎn)品如圖10所示。自此，硅橋逐漸成為各大研究機(jī)構(gòu)及公司探索高密度互連、系統(tǒng)化異質(zhì)集成的主要路徑之一。

倒裝芯片上的C4凸點(diǎn)與微凸點(diǎn)

（c）EMIB結(jié)構(gòu)示意圖

圖10　英特爾EMIB產(chǎn)品

IBM提出一種直接鍵合異質(zhì)集成（DBHi）的方法，將硅橋和2顆芯片分別通過小直徑銅柱鍵合，在完成布線后的基板特定區(qū)域的表面挖槽，再將鍵合好的硅橋和芯片整體表貼到基板的槽體內(nèi)，基板上的焊盤和倒裝芯片通過大直徑可控塌陷焊球分別進(jìn)行鍵合，實(shí)現(xiàn)了硅橋與基板通過異質(zhì)異構(gòu)接口同步與應(yīng)用芯片的集成，IBM的DBHi結(jié)構(gòu)如圖11所示。單層I/O密度最高達(dá)到400個(gè)，在5 GHz頻率下，其損耗低于1.5 dB。

圖11　IBM的DBHi結(jié)構(gòu)

最近，中國科學(xué)院微電子所設(shè)計(jì)研發(fā)的硅橋可實(shí)現(xiàn)單邊互連帶寬為2.7 Tbit·s-1·mm-1，并成功將其集成于基板中。圖12為IME甚高密度互連埋入（UHDIE）基板樣品剖面圖，該基板在40 GHz頻率下的插入損耗測(cè)試中，插入損耗降低至2.0 dB，串?dāng)_為21dB，其單通道傳輸速率達(dá)40 Gbit/s。嵌入式硅橋技術(shù)需要硅橋和基板2種技術(shù)的密切聯(lián)合互動(dòng)。通過開腔和層壓技術(shù)將硅橋埋置于板內(nèi)的技術(shù)挑戰(zhàn)主要來自精準(zhǔn)貼片、大小孔同步填實(shí)與小節(jié)距引出結(jié)構(gòu)加工等工藝。微電子所實(shí)現(xiàn)了50 μm的硅橋焊盤全引出的8層板加工，其中同步鍍孔的直徑差達(dá)90 μm。

圖12　IME UHDIE基板樣品剖面

嵌入式硅橋技術(shù)仍然存在著一些挑戰(zhàn)。在性能指標(biāo)上，國際上嵌入式硅橋技術(shù)的單邊互連吞吐帶寬在AIB接口的標(biāo)準(zhǔn)下發(fā)展，然而目前AIB接口的單通道速率僅為?2 Gbit/s，單邊吞吐量為504 Gbit·s-1·mm-1。新推出的UCle2.0接口，希望通過當(dāng)今45 μm凸點(diǎn)間距的先進(jìn)封裝技術(shù)將芯片的單邊吞吐帶寬提升到1.3 Tbit·s-1·mm-1。芯片間的帶寬吞吐量的發(fā)展是不間斷、無上限的，因此如何盡可能地提高芯片的帶寬是目前嵌入式硅橋技術(shù)面臨的一大指標(biāo)挑戰(zhàn)。在結(jié)構(gòu)上，以EMIB為代表的嵌入式硅橋技術(shù)在國際上已經(jīng)得到了應(yīng)用，但是目前的EMIB技術(shù)還主要局限在2個(gè)芯粒（Chiplet）為一組的邊到邊的互連。隨著芯粒個(gè)數(shù)的增加，芯粒間互連需求的增加，硅橋的個(gè)數(shù)會(huì)成倍地增長，這種增長帶來的大數(shù)量硅橋埋入又增加了工藝難度。

03

FCBGA基板技術(shù)展望

在材料方面，對(duì)于大尺寸系統(tǒng)級(jí)芯片（SoC）封裝來說，F(xiàn)CBGA基板的CTE需要更低，才能保證大尺寸芯片封裝的可靠性。ABF材料進(jìn)一步降低CTE的難度很大，BT材料的半固化片的CTE可以達(dá)到1×10-6·℃-1~3×10-6·℃-1，作為堆積的絕緣材料在降低FCBGA基板整體CTE方面會(huì)做出重要貢獻(xiàn)。未來更大尺寸的SoC封裝中，采用PP半固化作為介質(zhì)絕緣層，替代ABF或和ABF同時(shí)使用以降低CTE及基板翹曲、提高封裝的可靠性，是可選的技術(shù)路徑之一。未來的FCBGA基板在高密度布線方面，線寬/線間距在7μm/7μm水平上將持續(xù)相當(dāng)長的一段時(shí)間，除非ABF作為增層核心材料這一狀況發(fā)生改變。如果液態(tài)絕緣樹脂在FCBGA基板上能夠大規(guī)模應(yīng)用，最小線寬/線間距會(huì)進(jìn)一步降低到5μm/5μm，甚至有可能達(dá)到2μm/2μm。液態(tài)樹脂絕緣材料與現(xiàn)有的基板制造技術(shù)相距甚遠(yuǎn)，因其環(huán)保及材料利用率等問題，被基板制造商接受還有一定的距離。光敏絕緣材料可實(shí)現(xiàn)小盲孔，對(duì)于提高布線密度有幫助。但是，如果光敏樹脂不能擺脫樹脂+顆粒填充物的體系，提高布線密度，其達(dá)到高良率也是非常困難的。

在結(jié)構(gòu)方面，EMIB基板大量用于芯粒封裝。相比硅轉(zhuǎn)接板，其具有低成本的技術(shù)優(yōu)勢(shì)，而且可降低FCBGA基板層數(shù)，未來在三維異質(zhì)集成封裝中會(huì)有大量的應(yīng)用。由于硅橋的設(shè)計(jì)和制造并非現(xiàn)有基板廠的工作內(nèi)容，必須有強(qiáng)有力的封裝設(shè)計(jì)和基板設(shè)計(jì)能力，同時(shí)還要有代工廠的支持才能實(shí)現(xiàn)。目前，基板廠需要和終端用戶緊密配合，才能完成芯片+硅橋+EMIB基板的整體設(shè)計(jì)；長遠(yuǎn)來看，基板廠需要建立自己完善的封裝設(shè)計(jì)團(tuán)隊(duì)，否則，制造EMIB的基板廠只能服務(wù)于那些頭部設(shè)計(jì)公司。目前已經(jīng)有多種利用硅橋進(jìn)行局部增強(qiáng)布線的封裝方式，未來在FCBGA基板中嵌入全新的硅橋封裝也是值得期待的。

在市場(chǎng)方面，近幾年隨著全球數(shù)據(jù)需求的迅速增加，網(wǎng)絡(luò)和數(shù)據(jù)中心得到迅速發(fā)展。數(shù)據(jù)處理、數(shù)據(jù)傳輸和數(shù)據(jù)存儲(chǔ)都對(duì)芯片的要求越來越高，SoC芯片的功能越來越復(fù)雜，尺寸越來越大。盡管如此，SoC的技術(shù)進(jìn)步仍然滿足不了數(shù)據(jù)處理芯片的性能要求，人們開始采用Chiplet技術(shù)，通過三維異質(zhì)集成來提高系統(tǒng)級(jí)封裝的性能，滿足數(shù)據(jù)處理快速增長的需求。FCBGA基板的尺寸越來越大，在一個(gè)基板上放置的芯片數(shù)量越來越多，基板的層數(shù)也越來越多，大尺寸、高疊層的FCBGA基板已經(jīng)成為目前基板市場(chǎng)中增長最快的產(chǎn)品。2019—2022年，F(xiàn)CBGA基板市場(chǎng)的年平均增長率超過27%，呈現(xiàn)出爆發(fā)式增長態(tài)勢(shì)。FCBGA基板已經(jīng)成為目前封裝市場(chǎng)上最為搶手的高端產(chǎn)品。全球的FCBGA基板市場(chǎng)出現(xiàn)一板難求的現(xiàn)象，基本的交貨期通常超過一年。需求小的客戶無法得到基板廠的支持，而頭部企業(yè)動(dòng)輒包下整個(gè)基板廠的產(chǎn)能。FCBGA基板的制造商主要集中在日本、韓國和中國臺(tái)灣地區(qū)，三地的高端基板制造商近年來紛紛擴(kuò)產(chǎn)，預(yù)計(jì)2025年前后FCBGA基板市場(chǎng)的缺貨情況會(huì)有所緩解。

總之，F(xiàn)CBGA基板作為高端芯片封裝的載體，因其良好的可加工性能，無論現(xiàn)在還是未來，在高端芯片封裝領(lǐng)域都起到非常重要的作用。隨著材料科學(xué)的進(jìn)步，未來FCBGA基板技術(shù)會(huì)有進(jìn)一步的發(fā)展。

參考文獻(xiàn)：（略）

中文引用格式：方志丹，于中堯，武曉萌，等. FCBGA基板關(guān)鍵技術(shù)綜述及展望[J].?電子與封裝，2023，23（3）：030103.

英文引用格式：FANG Zhidan, YU Zhongyao, WU Xiaomeng, et al. Overview and prospect of key technologies of FCBGA substrate[J]. Electronics & Packaging, 2023, 23(3):030103.

作者簡介：方志丹（1977—），女，黑龍江五常人，博士，正高級(jí)工程師，主要研究方向?yàn)橄冗M(jìn)封裝領(lǐng)域高密度基板及功能基板的集成技術(shù)。

編輯：黃飛