應(yīng)對(duì)高速PCB設(shè)計(jì)的時(shí)序問(wèn)題

　　對(duì)于廣大PCB設(shè)計(jì)工程師而言，提到時(shí)序問(wèn)題就感覺(jué)比較茫然。看到時(shí)序圖，更是一頭霧水，感覺(jué)時(shí)序問(wèn)題特別深?yuàn)W。其實(shí)在平常的設(shè)計(jì)中最常見(jiàn)的是各種等長(zhǎng)關(guān)系，網(wǎng)上流傳的Layout Guide也介紹了哪些線需要等長(zhǎng)。那么是不是做到等長(zhǎng)，就滿(mǎn)足時(shí)序關(guān)系了呢？其實(shí)不一定，認(rèn)真思考一下，在有些情況下，費(fèi)盡心思做的等長(zhǎng)反而可能是系統(tǒng)不工作、時(shí)序問(wèn)題出錯(cuò)的罪魁禍?zhǔn)住?/p>

　　在具體介紹之前，大家可以思考一個(gè)問(wèn)題：請(qǐng)列舉平常設(shè)計(jì)中的常見(jiàn)等長(zhǎng)要求？

　　1. 一般具有共性的回答是：PCI總線、CPCI總線和PCIX數(shù)據(jù)地址總線做到1000mil等長(zhǎng)；有些回答甚至是500mil或是更小。

　　2. 對(duì)于SDRAM數(shù)據(jù)地址總線，這時(shí)有兩種回答：

　　全部總線等長(zhǎng)，等長(zhǎng)要求在200mil以?xún)?nèi)（數(shù)值的回答并不關(guān)鍵。隨著頻率等因素?cái)?shù)值也經(jīng)常變化，以下的討論相同。我們不關(guān)心具體要求是在多長(zhǎng)以?xún)?nèi)，而是等長(zhǎng)的類(lèi)型）。

　　分組等長(zhǎng)，D0~D7……，如果再問(wèn)分組和什么選通（Strobe）做等長(zhǎng)，答案更是千奇百怪（這個(gè)答案是被DDR影響了新的工程師已經(jīng)很少有機(jī)會(huì)接觸SDRAM了）。

　　3. DDR1、2、3：

　　數(shù)據(jù)線分組等長(zhǎng)，DQ0~7+DQS數(shù)據(jù)組內(nèi)20mil等長(zhǎng)。

　　地址、控制、命令和CLK等長(zhǎng)，范圍稍微寬一些（±500mil左右）。

　　所有DQS和CLK等長(zhǎng)，甚至使DDR3。做了Fly-by設(shè)計(jì)之后，繼續(xù)要求等長(zhǎng)關(guān)系。

　　4. PCIE差分組內(nèi)等長(zhǎng)在5mil以?xún)?nèi)；

　　5. PCIE差分組間等長(zhǎng)在100mil（或者500mil）以?xún)?nèi)。

　　上面這些等長(zhǎng)關(guān)系在工作中應(yīng)該都有可能碰到，你是不是也是這么做的？有沒(méi)有更深入思考過(guò)，哪些等長(zhǎng)關(guān)系是不合理的？可以這么說(shuō)，絕大部分等長(zhǎng)設(shè)計(jì)都有相對(duì)應(yīng)的時(shí)序關(guān)系；如果能夠看懂相關(guān)的時(shí)序圖，對(duì)等長(zhǎng)設(shè)計(jì)將會(huì)更加清晰。上面列舉等長(zhǎng)要求的時(shí)候，其實(shí)做了分類(lèi)。相對(duì)于高速總線的發(fā)展歷史，其實(shí)就是三個(gè)大類(lèi)：共同時(shí)鐘的并行總線、源同步時(shí)鐘的并行總線以及高速串行總線（如圖1所示）。

　　圖1：高速PCB發(fā)展趨勢(shì)示意圖。