需求規(guī)模恐不足先進(jìn)制程面臨經(jīng)濟(jì)因素考驗(yàn) - 為何7納米成半導(dǎo)體發(fā)展的瓶頸？

　　III-V族的電子遷移率則更勝鍺一籌，約為硅的10～30倍，但美中不足的是III-V族的電洞遷移率相當(dāng)?shù)牡?。從圖2可看出，n型信道將會(huì)選擇III-V族作為使用材料，并結(jié)合鍺作為p型信道，以提高運(yùn)算速度。

　　但要將SiGe或是III-V族應(yīng)用在現(xiàn)行的CMOS制程仍有相當(dāng)多的挑戰(zhàn)，例如非硅信道材料要如何在不同的熱膨脹系數(shù)、晶格常數(shù)與晶型等情況下，完美地在大面積硅基板上均勻植入，即是一個(gè)不小的挑戰(zhàn)。此外，III-V族與鍺材料的能隙(Bandgap)較窄，于較高電場(chǎng)時(shí)容易有穿隧效應(yīng)出現(xiàn)，在越小型元件的閘極中，更容易有漏電流的產(chǎn)生，亦是另一個(gè)待解的課題。

　　后段制程面臨微影、材料雙重挑戰(zhàn)

　　0.13微米之前是使用鋁作為導(dǎo)線(xiàn)的材料，但I(xiàn)BM在此技術(shù)節(jié)點(diǎn)時(shí)，導(dǎo)入了劃時(shí)代的銅制程技術(shù)，金屬導(dǎo)線(xiàn)的電阻率因此大大地下降(表1)，信號(hào)傳輸?shù)乃俣扰c功耗將因此有長(zhǎng)足的進(jìn)步。

　　為何不在一開(kāi)始就選擇銅作為導(dǎo)線(xiàn)的材料?原因是銅離子的擴(kuò)散系數(shù)高，容易鑽入介電或是硅材料中，導(dǎo)致IC的電性飄移以及制程腔體遭到污染，難以控制。IBM研發(fā)出雙鑲崁法(Dual Damascene)，先蝕刻出金屬導(dǎo)線(xiàn)所需之溝槽與洞(Trench & Via)，并沉積一層薄的阻擋層(Barrier)與襯墊層(Liner)，之后再將銅回填，防止銅離子擴(kuò)散。與過(guò)去的直接對(duì)鋁金屬進(jìn)行蝕刻是完全相反的流程。雙鑲崁法如圖3所示。

　　雙鑲崁法制程示意圖

　　隨著線(xiàn)寬的微縮，對(duì)于黃光微影與蝕刻的挑戰(zhàn)當(dāng)然不在話(huà)下，曝光顯影的線(xiàn)寬一致性(Uniformity)，光阻材料(Photo Resist，PR)的選擇，都將會(huì)影響到后續(xù)蝕刻的結(jié)果。蝕刻后導(dǎo)線(xiàn)的線(xiàn)邊緣粗糙度(Line Edge Roughness，LER)，與導(dǎo)線(xiàn)蝕刻的臨界尺寸(Critical Dimension，CD)與其整片晶圓一致性等最基本的要求，都是不小的挑戰(zhàn)。

　　后段制程另外一個(gè)主要的挑戰(zhàn)則是前文所提到銅離子擴(kuò)散。目前阻擋層的主要材料是氮化鉭(TaN)，并在阻擋層之上再沉積襯墊層，作為銅與阻擋層之間的黏著層(Adhesion Layer)，一般來(lái)說(shuō)是使用鉭(Ta)。

　　然而，鉭沉積的覆蓋均勻性不佳，容易造成導(dǎo)線(xiàn)溝槽的堵塞，20奈米節(jié)點(diǎn)以前因?qū)Ь€(xiàn)的深寬比(Aspect Ratio，AR)較低而尚可接受，但隨著制程的演進(jìn)，導(dǎo)線(xiàn)線(xiàn)寬縮小導(dǎo)致深寬比越來(lái)越高，鉭沉積的不均勻所造成的縮口將會(huì)被嚴(yán)重突顯出來(lái)，后端導(dǎo)致銅電鍍出現(xiàn)困難，容易產(chǎn)生孔洞(Void)現(xiàn)象，在可靠度測(cè)試(Reliability Test)時(shí)容易失敗。另外，鉭的不均勻性容易造成溝槽填充材料大部份是鉭而不是銅，由于鉭金屬導(dǎo)線(xiàn)的阻值將會(huì)大幅上升，抵銷(xiāo)原先銅導(dǎo)線(xiàn)所帶來(lái)的好處，其示意如圖4所示。

　　圖4 金屬導(dǎo)線(xiàn)制程發(fā)展藍(lán)圖

　　前文提到襯墊層必需具有低電阻率、良好的覆蓋均勻性、是銅的良好黏著層等重要特性，鉭在20奈米節(jié)點(diǎn)以下已無(wú)法符合制程的需求，找出新的材料已經(jīng)刻不容緩。

　　鈷(Cobalt，Co)與釕(Ruthenium，Ru)是目前最被看好的候選材料。鈷是相當(dāng)不錯(cuò)的襯墊層，具有比鉭更低的電阻率，對(duì)銅而言是亦是不錯(cuò)的黏著層，且在電鍍銅時(shí)具有連續(xù)性，不容易造成孔洞現(xiàn)象出現(xiàn)。但鈷襯墊層也有其不理想之處，主要是因?yàn)殂~的腐蝕電位高于鈷，因此在銅、鈷的接觸面上，容易造成鈷的腐蝕，此現(xiàn)象稱(chēng)為電流腐蝕(Galvanic Corrosion)，亦稱(chēng)為伽凡尼腐蝕。

　　解決電流腐蝕的問(wèn)題必須從化學(xué)機(jī)械研磨(Chemical Mechanical Polish，CMP)的與后清洗(Post CMP Clean)著手，使用特殊的化學(xué)原料改變銅與鈷之間的腐蝕電位，以降低或消除腐蝕現(xiàn)象。目前預(yù)估鈷襯墊層將可延伸到10奈米制程節(jié)點(diǎn)。

　　接著在7奈米，阻擋層與襯墊層的候選材料將有可能是釕，銅可以直接在釕上電鍍，并有效阻擋銅離子對(duì)介電層的擴(kuò)散，如圖5所示。

　　不過(guò)，釕跟鈷在與銅接觸時(shí)，一樣都會(huì)有電流腐蝕問(wèn)題，只是釕的情況與鈷恰巧相反，釕的腐蝕電位高于銅，因此銅金屬將會(huì)被腐蝕。另外，釕的硬度相當(dāng)高，且化學(xué)性質(zhì)穩(wěn)定，不容易與其它化學(xué)成份反應(yīng)，只有使用類(lèi)似像過(guò)碘酸鉀(KIO4)這種強(qiáng)氧化劑(過(guò)去是使用雙氧水作為氧化劑)才可使其氧化，以提高研磨率(大約100～150A/min)。釕的物理與化學(xué)特性，為化學(xué)機(jī)械研磨制程帶來(lái)不小的挑戰(zhàn)，目前業(yè)界還在尋找適當(dāng)?shù)慕鉀Q辦法。

　　需求規(guī)?？植蛔阆冗M(jìn)制程面臨經(jīng)濟(jì)因素考驗(yàn)

　　臺(tái)積電是全球晶圓代工的龍頭，它的動(dòng)向?qū)τ诎雽?dǎo)體產(chǎn)業(yè)發(fā)展都具有重大的影響力，每一季財(cái)務(wù)發(fā)表會(huì)的聲明皆為半導(dǎo)體產(chǎn)業(yè)發(fā)展的風(fēng)向球，故分析其營(yíng)收趨勢(shì)，可約略窺探與預(yù)測(cè)未來(lái)全球IC產(chǎn)業(yè)的發(fā)展，圖6為臺(tái)積電各制程節(jié)點(diǎn)的每季營(yíng)收趨勢(shì)圖。

　　圖6臺(tái)積電各制程節(jié)點(diǎn)營(yíng)收趨勢(shì)圖圖片來(lái)源：TSMC

　　由圖6可看出，目前主要營(yíng)收貢獻(xiàn)來(lái)自28納米。過(guò)去40納米營(yíng)收用了13季超越65納米，28納米因搭上了行動(dòng)裝置的熱潮，只用了6季便超越40納米。先進(jìn)制程如20/16奈米制程從推出至今已達(dá)7季，雖維持高檔，但仍未超越28納米。從營(yíng)收的另一個(gè)角度觀察，價(jià)格乘上銷(xiāo)售數(shù)量等于營(yíng)收，20/16納米制程的代工價(jià)格必定高于28納米制程，但營(yíng)收卻未高過(guò)于28納米，可依此推論終端客戶(hù)對(duì)20/16納米制程的需求與投片量相較于28納米制程應(yīng)該是低上不少。且在2016第一季時(shí)，20/16納米制程的營(yíng)收較上季下滑，28納米制程卻較上季上升，再加上臺(tái)積電在法說(shuō)會(huì)上提到28納米制程的產(chǎn)能利用率未來(lái)幾個(gè)季度依舊維持高檔，這些跡象顯示出終端客戶(hù)對(duì)先進(jìn)制程需求的態(tài)度保守。

　　過(guò)去智慧型手機(jī)與平板電腦帶動(dòng)半導(dǎo)體先進(jìn)制程的發(fā)展與高成長(zhǎng)，但現(xiàn)在行動(dòng)通信裝置的熱潮已明顯消退，IC產(chǎn)業(yè)鏈相關(guān)廠商亦希望找出下一個(gè)殺手級(jí)應(yīng)用，繼續(xù)帶動(dòng)半導(dǎo)體產(chǎn)業(yè)發(fā)展。

　　目前業(yè)界一致認(rèn)為，物聯(lián)網(wǎng)(Internet of Things，IoT)為最佳候選人之一。物聯(lián)網(wǎng)主要構(gòu)架是將會(huì)使用大量微控制器(Micro Controller Unit，MCU)與微機(jī)電感測(cè)器(MEMS Sensor)，以及微型Wi-Fi芯片作為數(shù)十億計(jì)的「物」的控制與連接元件，這些「物」的信號(hào)將會(huì)傳送到背后數(shù)以千萬(wàn)計(jì)，具有高運(yùn)算能力的服務(wù)器進(jìn)行大數(shù)據(jù)(Big Data)分析，以提供使用者及時(shí)且有用的信息。

　　由此可知，與「物」相關(guān)的芯片數(shù)量應(yīng)該會(huì)相當(dāng)驚人，但其所需的半導(dǎo)體制程技術(shù)應(yīng)是成熟型甚至是28奈米制程即可應(yīng)付;而最需要先進(jìn)制程技術(shù)的服務(wù)器中央處理器芯片，相較于「物」的數(shù)量應(yīng)會(huì)低上不少，對(duì)相關(guān)IC制造廠商的貢獻(xiàn)營(yíng)收是否仍可繼續(xù)支撐制程開(kāi)發(fā)與設(shè)備的投資，仍是未知數(shù)。市場(chǎng)給予IC制造廠商的壓力與挑戰(zhàn)，并不亞于前文所提到的制程挑戰(zhàn)。

　　技術(shù)挑戰(zhàn)時(shí)時(shí)存在產(chǎn)業(yè)生態(tài)轉(zhuǎn)變才是真考驗(yàn)

　　隨著制程技術(shù)的演進(jìn)，遇到的挑戰(zhàn)與困難只會(huì)多不會(huì)少，并且制程節(jié)點(diǎn)已進(jìn)入到10奈米以下，快要接觸到物理極限，所以除了線(xiàn)寬微縮外，改變?cè)Y(jié)構(gòu)或是使用新的材料等選項(xiàng)，已是一條不可不走的路。

　　像前段制程的元件部份，除了線(xiàn)寬微縮的挑戰(zhàn)之外，其他如功耗的將低或是運(yùn)算能力的增進(jìn)，亦是等待解決的課題之一。FinFET將過(guò)去的平面式結(jié)構(gòu)轉(zhuǎn)為立體式結(jié)構(gòu)，增加對(duì)閘極的控制能力，未來(lái)更有可能轉(zhuǎn)為全包復(fù)式的閘極以降低漏電流。

　　另外，改變信道材料，由過(guò)去的硅改為SiGe或是III-V族等信道材料，為的都是增加電子或是電洞的遷移率。但晶圓制造業(yè)者要如何把異質(zhì)材料整合至硅基板上，又兼顧可靠度，將是避無(wú)可避的挑戰(zhàn)。

　　后段金屬導(dǎo)線(xiàn)在材料上的選擇亦遇到阻擋層與襯墊層沉積的挑戰(zhàn)，間接導(dǎo)致電鍍銅的困難度增加，過(guò)去是使用氮化鉭/鉭作為阻擋層與襯墊層，但隨著金屬導(dǎo)線(xiàn)臨介尺寸的縮小，鉭/氮化鉭已漸漸地不符合制程的要求。鈷已在20奈米制程部份取代了鉭，作為襯墊層的主要材料，未來(lái)釕更會(huì)在7奈米制程繼續(xù)接棒。但因鈷、釕與銅電化學(xué)與材料的特性，增加了化學(xué)機(jī)械研磨與后清洗的挑戰(zhàn)。

　　回顧過(guò)去的歷史，技術(shù)上的難關(guān)總有辦法克服，但接下來(lái)半導(dǎo)體產(chǎn)業(yè)還要面臨經(jīng)濟(jì)上的考驗(yàn)。未來(lái)的制程節(jié)點(diǎn)發(fā)展難度將會(huì)越來(lái)越高，相對(duì)的，制程開(kāi)發(fā)與設(shè)備的投資金額也將會(huì)越來(lái)越龐大，最終必定將會(huì)反應(yīng)到晶圓的銷(xiāo)售價(jià)格上。

　　上一波行動(dòng)裝置如智慧型手機(jī)與平板裝置的熱賣(mài)，帶起了28奈米制程營(yíng)收的高峰，但未來(lái)先進(jìn)制程可能不會(huì)有類(lèi)似的機(jī)遇。在行動(dòng)通信裝置的退燒，以及物聯(lián)網(wǎng)應(yīng)用的普及帶動(dòng)下，成熟型制程如微機(jī)電與28奈米將仍可持續(xù)發(fā)光發(fā)熱，但高成本的先進(jìn)制程未來(lái)在市場(chǎng)的接受度上，仍有不少的質(zhì)疑聲浪與挑戰(zhàn)，未來(lái)的發(fā)展有待持續(xù)觀察。