高通：7納米工藝能否實(shí)現(xiàn) 電容縮放最具挑戰(zhàn)性

之前IBM 曾今就在 Nanosheets技術(shù)上展開了設(shè)想，但是高通走出了一條不一樣的道路。高通研發(fā)NanoRings技術(shù)中，曾經(jīng)認(rèn)為制程工藝要降至7納米及以下，最具挑戰(zhàn)性的問題是電容縮放問題，以及晶體管的問題還遠(yuǎn)未解決。

目前，制造先進(jìn)芯片離不開晶體管，其核心在于垂直型柵極硅，原理是當(dāng)設(shè)備開關(guān)開啟時(shí)，電流就會(huì)通過該部位，然后讓晶體管運(yùn)轉(zhuǎn)起來。但業(yè)界的共識(shí)認(rèn)為，這種設(shè)計(jì)不可能永遠(yuǎn)用下去，一招包打天下，總會(huì)到了終結(jié)的那天。IBM 就開始著手探索新的設(shè)計(jì)，并把它命名為 Nanosheets，可能會(huì)在未來幾年投入使用。而高通則似乎有著不同的想法。

聯(lián)合芯片制造行業(yè)的大佬 Applied Meterials、Synopsys，高通針對(duì)5種下一代技術(shù)的設(shè)計(jì)候選方案進(jìn)行了模擬與分析，探討的核心問題是，獨(dú)立晶體管和完整的邏輯門（包含獨(dú)立晶體管在內(nèi)）的性能表現(xiàn)有何不同。

結(jié)果發(fā)現(xiàn)，最后的“贏家”并非這5個(gè)候選方案中的任何一個(gè)，而是一款由高通工程師新設(shè)計(jì)的方案，叫做 NanoRings。

“設(shè)備工程師或工藝工程師，只是對(duì)某些非常有限的特征進(jìn)行了優(yōu)化”，高通公司首席工程師 S.C.Song 解釋說。舉例而言，在設(shè)備這一維度上，重點(diǎn)在于晶體管的柵極能很好地控制電流通過它的通道。然而，當(dāng)轉(zhuǎn)變成完整的邏輯門而不是單個(gè)的晶體管時(shí)，其他方面變得更加重要。值得一提的是，Song 和他的團(tuán)隊(duì)發(fā)現(xiàn)，設(shè)備的寄生電容——在轉(zhuǎn)換過程中由于存在非預(yù)期的電容器結(jié)構(gòu)而丟失——是真正的問題。

這就是為什么高通團(tuán)隊(duì)選擇他們的納米設(shè)計(jì)，而不是 IBM 的 Nanosheets。記者了解到，高通將之稱為 Nanoslabs。從側(cè)面看， Nanoslabs 看起來像一堆兩到三個(gè)長方形的硅板，每個(gè)平板被一個(gè)高k介電和一個(gè)金屬柵極包圍，柵極電壓在硅中產(chǎn)生電場(chǎng)，從而使電流流過。

用柵極電極完全包圍著每個(gè)硅板，可以很好地控制電流的流動(dòng)，但同時(shí)也引入了寄生電容，因?yàn)楣?、絕緣子、金屬、絕緣體、硅片之間的結(jié)構(gòu)基本上是一對(duì)電容。 記者注意到，Nanorings 通過改變硅的形狀來解決這一問題，并且不完全填充金屬板之間的空隙。在氫中烘烤設(shè)備會(huì)使矩形板拉長為橢圓形。這樣就把它們之間的空間掐住了，所以只有高k介電完全包圍著它們。金屬門不能完全繞著，所以電容就少了。然而，門的電場(chǎng)強(qiáng)度仍然足以抑制電流的流動(dòng)。

高通公司工藝技術(shù)團(tuán)隊(duì)的副總裁 Chidi Chidambaram 表示，如果要把制程工藝降至7納米及以下，電容縮放是最具挑戰(zhàn)性的問題。盡管在這一模擬中取得了明顯的勝利，但在未來的芯片中，晶體管的問題還遠(yuǎn)未解決。Song 和他的合作者計(jì)劃用納米材料繼續(xù)測(cè)試電路和設(shè)備，他們還計(jì)劃模擬更復(fù)雜的電路、系統(tǒng)，直到做出一部完整的手機(jī)。

記者了解到，最后測(cè)試的結(jié)果或許是消費(fèi)者最關(guān)心——如果智能手機(jī)在納米技術(shù)上運(yùn)行，那么它將準(zhǔn)確計(jì)算出智能手機(jī)在正常使用一天后的剩余電量。