電路刻印技術(shù) - 晶圓級(jí)CSP封裝技術(shù)趨勢(shì)與展望

?電路刻印技術(shù)

WLCSP的電路生成使用了光刻和電鍍技術(shù)。2000年樹脂封裝類型的WLCSP開始大量生產(chǎn)時(shí)，線路圖形的線寬和間隙大約是50/50um?，F(xiàn)在，精細(xì)刻印已經(jīng)發(fā)展到約15/15um，而且5/5um級(jí)別的也已經(jīng)在研發(fā)中。

精細(xì)的線路刻印能力直接關(guān)系到WLCSP的兩個(gè)特性——引腳數(shù)量和高性能。由于WLCSP在芯片表面形成終端連接，高的引腳數(shù)量意味著窄的終端寬度。

因?yàn)樾酒慕K端引線焊腳多是為常規(guī)的引線鍵合技術(shù)設(shè)計(jì)的，WLCSP的量產(chǎn)通常需要將周邊的鍵合襯墊進(jìn)行再分布的流程（Redistribution?Process），即刻印流程（Pattern?Process），線路生成在表面的區(qū)域陣列焊盤之間。線路和間隙的設(shè)計(jì)規(guī)則可由下列公式得出（圖2）：L/S=P/2/(2n+1)。

?

當(dāng)前，0.4mm的終端焊盤間距已經(jīng)在規(guī)模生產(chǎn)線中使用，終端焊盤之間有6條線路，并可以實(shí)現(xiàn)7行的終端焊盤設(shè)計(jì)。精密的刻印技術(shù)是實(shí)現(xiàn)高性能WLCSP的關(guān)鍵，這是因?yàn)榭梢允褂迷俜植剂鞒讨谱鞅粍?dòng)線路電感（圖3）。

當(dāng)隔離層更厚（>5um）、線路圖形更厚（>5um）、線路阻抗更低（鋁的60％）時(shí)，電感通常比SoC中使用鋁線路的電感更優(yōu)越。WLCSP技術(shù)中制作銅電感可以實(shí)現(xiàn)芯片更低的功耗，使應(yīng)用擴(kuò)張到移動(dòng)產(chǎn)品中。線寬和空間分布L/S是實(shí)現(xiàn)高性能電路的重要指標(biāo)，因此光刻和電鍍也成為整個(gè)工藝流程中最重要的技術(shù)。

?未來的線路再分布技術(shù)

生成電路圖形是上文提到的基本技術(shù)的重復(fù)。它生成UBM層，涂上光刻膠并生成所需的圖形，然后進(jìn)行電鍍，最后再去除不再需要的光刻膠和UBM層?？梢哉f，這個(gè)工藝還是所謂的“浪費(fèi)材料的技術(shù)”。

目前業(yè)界已經(jīng)開發(fā)出了一種不會(huì)“浪費(fèi)材料”的技術(shù)，它可以直接實(shí)現(xiàn)圖形制作（圖4），以替代現(xiàn)有的“浪費(fèi)材料的技術(shù)”。該技術(shù)采用納米膠（nano-paste）和刻印噴?SPAN?lang=EN-US>(inkjet?printing)技術(shù)。這種技術(shù)的L/S指標(biāo)目前還不能達(dá)到現(xiàn)在采用光刻、電鍍技術(shù)實(shí)現(xiàn)的精細(xì)間距水平，然而，它是有益生態(tài)的技術(shù)，通過進(jìn)一步的開發(fā)，這種技術(shù)可能會(huì)使用在更多的應(yīng)用中。