滿足小體積和高性能需求的層疊封裝技術(PoP)

?

　　長時間以來，多芯片封裝(MCP)滿足了在越來越小的空間里加入更多性能和特性的需求。很自然地就會希望存儲器的MCP能夠擴展到包含如基帶或多媒體處理器等ASIC。但這實現(xiàn)起來會遇到困難，即高昂的開發(fā)成本以及擁有/減小成本。如何解決這些問題呢?層疊封裝(PoP)的概念逐漸被業(yè)界廣泛接受。

　　從MCP到PoP的發(fā)展道路

　　在單個封裝內整合了多個Flash NOR、NAND和RAM的Combo(Flash+RAM)存儲器產品被廣泛用于移動電話應用。這些單封裝解決方案包括多芯片封裝(MCP)、系統(tǒng)級封裝(SiP)和多芯片模塊(MCM)。

　　剛開始時移動電話中的MCP整合的芯片，比如8Mb的Flash和2Mb的SRAM，以現(xiàn)在的眼光來看密度較低。隨著移動電話對存儲器要求的提高，閃存的密度也隨著NOR Flash的增多和NAND Flash的引入而增加，SRAM也被PSRAM所取代。

　　在體積越來越小的移動電話中提供更多功能的需求是MCP發(fā)展的主要驅動力。然而，開發(fā)既能增強性能又要保持小型尺寸的解決方案面臨著艱巨的挑戰(zhàn)。不僅尺寸是個問題，性能也存在問題，如當要與移動電話中的基帶芯片組或多媒體協(xié)處理器配合工作時，要使用具有SDRAM接口和DDR接口的MCP存儲器。

　　SoC SoC的基本概念是在同一片裸片上集成更多的器件，以達到減少體積、增強性能和降低成本的目的。但在項目生命周期非常短、成本要求非?？量痰囊苿与娫捠袌?，SoC解決方案有很大的局限性。從存儲器配置的角度看，不同類型的存儲器需要大量邏輯，掌握不同的設計規(guī)則和技術是非常大的挑戰(zhàn)，會影響開發(fā)時間和應用所要求的靈活性。

　　SiP 從裸片角度看，保持基本組件的獨立并用不同技術進行制造可以解決上述問題。存儲器和ASIC可以組裝在同一封裝中。但有兩個主要問題需要考慮。

　　1. SiP生產成本與良品率的關系

　　在開發(fā)任何配置的MCP時，最終封裝和制造的良品率等于MCP中所有單元的良品率的乘積。為了舉例說明這一原則，我們假設每個元件的良品率是90%，當MCP由4片裸片組成時，總的良品率就是90%x90%x90%x90%=65%。很明顯這么低的良品率無法實施大批量生產，特別是服務于對成本有連續(xù)壓力的很大批量的消費市場時。在采用MCP配置時已知良好芯片(KGD)是一種常用的做法，可以將良品率保持在一個可接受的水平。

　　根據(jù)功能和規(guī)格要求，存儲器和基帶器件約占移動電話25%的BOM。整合了存儲器和基帶器件或協(xié)處理器的SiP成本較高，如果SiP內部任一器件不能滿足規(guī)格要求，那么整個SiP都會被拒收和舍棄。

　　2. SiP的靈活性不夠

　　SiP的推出還受限于當時組件的可用情況。為了獲得有競爭力的解決方案，所有組件必須從一開始就用最具成本效益的技術進行生產。

　　對ASIC和存儲器來說，開發(fā)資源和所需的時間有很大的區(qū)別，因此情況變得更加復雜。在許多情況下，這些器件是由不同公司生產的，也就意味著同時獲得它們相當困難。只有產品種類豐富的半導體供應商才能從公司內部提供大多數(shù)器件，滿足時間上的要求。

　　一旦SiP開發(fā)出來并開始向移動電話制造商正式供貨后，如果因為有新技術可使成本降低而想修改SiP中任何一個組件時，將要求對整個SiP進行重新認證。這是一個漫長而昂貴的過程。