PoP概念介紹 - 滿足小體積和高性能需求的層疊封裝技術(shù)(PoP)

　　PoP概念將ASIC與存儲器分離開來，從而可以采用不同的途徑對ASIC和存儲器分別進(jìn)行開發(fā)和推出。這個解決方案是通過在一個封裝頂部組裝另一個封裝實現(xiàn)的。頂層封裝的焊球直接綁定在底層封裝上表面的連接焊盤上(如圖1所示)。

?

　　圖1：POP的橫截面圖。

　　底層(下層)封裝一般包含ASIC形式的基帶器件或多媒體處理器(如有需要時，底層封裝也可以使用存儲器模塊，以實現(xiàn)存儲器的多重堆疊)。頂層(上層)封裝一般包含多個存儲器件(Flash和RAM)。

　　與雙封裝解決方案相比，PoP解決方案可以顯著節(jié)省PCB的面積。同樣重要的是，兩個器件的相鄰意味著性能可以得到優(yōu)化。在使用100MHz以上的存儲器接口時，對封裝設(shè)計中的信號和電源線需要使用專門的指導(dǎo)和技術(shù)才能確保信號完整性。封裝特性在系統(tǒng)的總體性能中起著重要的作用。設(shè)計驗證和并發(fā)仿真技術(shù)曾經(jīng)是系統(tǒng)設(shè)計中的一部分，現(xiàn)在也可用于PoP開發(fā)。

　　PoP開發(fā)所面臨的關(guān)鍵問題

　　1. 標(biāo)準(zhǔn)化

　　PoP解決方案允許制造商分別從不同的供應(yīng)商那里獲得底層和頂層封裝。隨著許多新技術(shù)的發(fā)展，可能會出現(xiàn)各種提案，比如各個封裝的物理尺寸和引出球。

　　在JDEC標(biāo)準(zhǔn)中，針對封裝有物理尺寸和電氣球引出等多種可變選項。選擇采用何種標(biāo)準(zhǔn)取決于頂層和底層封裝的可用性。JDEC標(biāo)準(zhǔn)JC63涵蓋了引出球和總線組合，而JDEC標(biāo)準(zhǔn)JC11涵蓋了機(jī)械尺寸。

　　2. 物理尺寸

　　封裝尺寸決定了PCB上占用的面積，封裝厚度由A1+A2+A3組成的外形輪廓構(gòu)成，如圖1所示。

　　需要保持整個封裝的高度，同時要考慮頂層封裝的絕緣A2，從而確定底層裸片和模帽的可用空間。封裝球以雙排形式安排在四周。

　　如圖2所示，尺寸D和E提供了封裝體的大小，e和b定義了球間距和球直徑。減少球尺寸和球間距可以在給定的參數(shù)條件下引出更多的信號，從而允許提供更多的功能。更精細(xì)的球尺寸和球間距封裝正在開發(fā)中，并將被收錄進(jìn)JDEC標(biāo)準(zhǔn)。

?

　　圖2：JDEC標(biāo)準(zhǔn)中定義的POP封裝的尺寸

　　3. 可制造性

　　在表貼技術(shù)(SMT)生產(chǎn)線中的普通球柵陣列(BGA)封裝上使用PoP時需要考慮兩個主要因素：預(yù)回流和后回流的球高度，最終將由它確定圖1所示的絕緣A2;在設(shè)備溫度范圍和回流溫度曲線內(nèi)頂層和底層的翹曲特性。

　　本文小結(jié)

　　PoP可以滿足小體積和高性能的應(yīng)用要求，其內(nèi)部元件可以采用獨立的開發(fā)路徑。另外由于兩個器件可以分離，因此比SiP或SoC解決方案有更大的靈活性。