與時(shí)鐘相關(guān)的PCB的設(shè)計(jì)考慮主要分為兩部分

今天我們講一下與時(shí)鐘（clock）相關(guān)的PCB的設(shè)計(jì)考慮，主要分兩部分：原理圖設(shè)計(jì) - 針對時(shí)鐘電路應(yīng)該放置哪些器件？以及PCB布局和走線 - 如何擺放與時(shí)鐘相關(guān)的元器件并正確連線達(dá)到理想的性能。

我們先從原理圖的設(shè)計(jì)看看跟時(shí)鐘相關(guān)的電路：

時(shí)鐘電路部分的供電電源要干凈：

PCB板上會有很多高速的數(shù)字電路有可能給時(shí)鐘電路部分的電源帶來噪聲，比如通信的信號、高手的數(shù)據(jù)傳輸、主電源的開關(guān)噪聲、附近器件的輸出開關(guān)等。時(shí)鐘電路的電源上的噪聲會導(dǎo)致產(chǎn)生的時(shí)鐘有抖動（jitter），多路時(shí)鐘輸出的情況下每路時(shí)鐘會有時(shí)序偏差，從而對時(shí)鐘的正常工作帶來嚴(yán)重影響。

因此需要“去耦” - 將其它部分的噪聲跟時(shí)鐘電路部分的供電進(jìn)行“去耦和”，我在前面連載的去耦電容部分的文章講述了去耦電容的作用以及如何選用，現(xiàn)在在時(shí)鐘電路上就用上了。

大家也知道了如何為時(shí)鐘電路的電源管腳選裝去耦電容，比如：

一個(gè)0.01uf/0402封裝的陶瓷電容，能有效旁路掉50-200MHz的高頻噪聲

一個(gè)0.1uF/0603封裝的陶瓷電容，能有效旁路掉10MHz的噪聲

一個(gè)4.7uF的鉭電容能有效抑制幾十KHz ～幾MHz的低頻段噪聲

左側(cè)：未加去耦電容的時(shí)鐘波形； 右：加了去耦電容以后的時(shí)鐘波形

為了降低其它電路的高頻噪聲通過電源影響到時(shí)鐘的性能，除了去耦電容以外，在電源上串聯(lián)一個(gè)磁柱能起到很好的抑制噪聲的作用。關(guān)于磁珠的工作原理以及使用方法我會在后面的文章中專門講解。簡單來講磁珠在DC和低頻的時(shí)候表現(xiàn)的是電感特性，能夠通直流而阻擋交流，在非常高頻率的時(shí)候（幾十MHz以上）表現(xiàn)出電阻特性，能夠?qū)⒏哳l的噪聲變成熱量消耗掉。因此配合去耦電容會達(dá)到更好的噪聲隔離效果，如下面圖的效果對比。

有噪聲的時(shí)鐘信號（左）在電源上加上磁珠以后的效果

磁珠選用我會在后面的文章中再進(jìn)行介紹。下面是一個(gè)典型的磁珠+去耦電容配合的電源去噪聲的電路示例。

傳輸阻抗匹配 - 將時(shí)鐘脈沖信號最有效地傳遞出去

在上一篇文章中我們講過，時(shí)鐘電路產(chǎn)生的時(shí)鐘信號要傳輸?shù)绞褂迷摃r(shí)鐘信號的接收端，如果PCB上的傳輸線阻抗和發(fā)送端的輸出阻抗不匹配、接收端的輸入阻抗和時(shí)鐘傳輸線的阻抗不匹配，都有可能導(dǎo)致時(shí)鐘信號的反射而造成接收端得到的時(shí)鐘信號邊沿產(chǎn)生過沖等。

阻抗不匹配會造成反射從而破壞時(shí)鐘信號的波形

反射就會形成如下圖一樣的波形，綠色的信號為理想的時(shí)鐘信號，藍(lán)色信號為發(fā)送端測量到的信號，紅色為接收端測量到的信號。