JEDEC發(fā)布：GDDR7 DRAM新規(guī)范，專供顯卡與GPU使用

JEDEC（標準組織）正式發(fā)布了GDDR7 DRAM的規(guī)范，這是專為顯卡和其他GPU驅(qū)動設(shè)備設(shè)計的最新一代內(nèi)存。

GDDR7通過從兩級非歸零（NRZ）編碼轉(zhuǎn)向三級脈沖幅度調(diào)制（PAM3）信號傳輸，引入了增加內(nèi)存容量和帶寬的組合。GDDR7標準的顯著變化包括更高的數(shù)據(jù)傳輸速率，每個DRAM芯片通道數(shù)量的增加，新接口訓練模式的添加，以及引入片上糾錯碼（ECC）以確保內(nèi)存可靠性。轉(zhuǎn)向PAM3編碼使GDDR7能夠在兩個周期內(nèi)傳輸三位數(shù)據(jù)。

Part 1

標準的情況

JEDEC電子設(shè)備工程師協(xié)會在三月初發(fā)布了GDDR7 DRAM的官方規(guī)范，為顯卡和其他GPU驅(qū)動設(shè)備提供了最新的內(nèi)存標準。這一新一代的GDDR（圖形雙數(shù)據(jù)率）內(nèi)存帶來了內(nèi)存容量和內(nèi)存帶寬的增益，主要通過內(nèi)存總線上的PAM3信號驅(qū)動實現(xiàn)。

此外，新的圖形RAM標準還增加了每個DRAM芯片的通道數(shù)量，引入了片上ECC（錯誤糾正碼），以提高內(nèi)存的可靠性。

GDDR7已經(jīng)在過去幾年中進行了開發(fā)，約一年前，JEDEC成員首次披露了這項內(nèi)存技術(shù)。根據(jù)發(fā)布的規(guī)范，GDDR7的最大技術(shù)變化在于內(nèi)存總線上的信號編碼從兩位不歸零（NRZ）轉(zhuǎn)變?yōu)槿幻}沖幅度調(diào)制（PAM3）編碼。

這種變化使得GDDR7能夠在兩個周期內(nèi)傳輸3位數(shù)據(jù)，相比之下，以相同時鐘速度運行的GDDR6在相同時間內(nèi)只能傳輸兩位數(shù)據(jù)，提高了50%的數(shù)據(jù)傳輸效率。

GDDR7的第一代預計將以每個引腳32 Gbps左右的數(shù)據(jù)速率運行，但標準本身為更高的數(shù)據(jù)速率（最高48 Gbps/pin）留有余地。JEDEC表示，GDDR7內(nèi)存芯片的速率每臺設(shè)備最高可達192 GB/s。此外，規(guī)范還將單個32位GDDR內(nèi)存芯片細分為更多數(shù)量的通道，從而有效地增加了DRAM單元每個周期預取的數(shù)據(jù)量。

一個顯著的變化是在內(nèi)存芯片的通道數(shù)量上，GDDR7將通道數(shù)從GDDR6的兩個16位通道擴展到四個8位通道。這一變化對于最終用戶來說影響較小，但對芯片內(nèi)部的工作方式產(chǎn)生了重大影響。JEDEC將每通道的預取保持在256位，使GDDR7成為32n預取設(shè)計。

GDDR7標準增加了對64Gbit DRAM設(shè)備的支持，是GDDR6/GDDR6X最大容量32Gbit的兩倍。規(guī)范還引入了片上ECC功能，用于提高內(nèi)存的可靠性，可以糾正100%的1位錯誤，并檢測100%的2位錯誤。此外，規(guī)范還包括對內(nèi)存錯誤的信息提供以及對PAM3操作的支持。

Part 2

GDDR7的具體產(chǎn)品

三星電子和SK海力士計劃在今年上半年量產(chǎn)下一代顯卡用內(nèi)存GDDR7 DRAM，這是用于圖形處理單元（GPU）的最新一代高性能內(nèi)存。?

GDDR7 DRAM將在美國加利福尼亞州的IEEE國際固態(tài)電路會議上亮相，其中三星的16Gb、37Gbps GDDR7 DRAM被宣稱是世界上最快的，采用PAM3信號技術(shù)，相較于以往的NRZ方法，能夠在相同信號周期內(nèi)傳輸更多數(shù)據(jù)。

SK海力士也計劃在同一次會議上展示其16Gb、35.4Gb/s GDDR7內(nèi)存。這種高速內(nèi)存預計將在Nvidia和AMD的下一代GPU中投入使用，并在今年年底前量產(chǎn)。GDDR7 DRAM的推出有望繼續(xù)鞏固韓國在半導體行業(yè)的領(lǐng)先地位。

小結(jié)：內(nèi)存領(lǐng)域的競爭，在持續(xù)延續(xù)。

審核編輯：黃飛