AI新興應(yīng)用通過帶可配置加速的片上系統(tǒng)器件來滿足嚴(yán)格性能、效率需求

隨著智能安全、機(jī)器人或無人駕駛汽車等應(yīng)用越來越依靠嵌入式人工智能技術(shù)來提高性能，交付全新的用戶體驗(yàn)，傳統(tǒng)計(jì)算平臺上的推斷引擎很難在有限的功耗、時(shí)延和物理尺寸限制下滿足實(shí)際要求。推斷引擎必須滿足嚴(yán)格定義的推斷精度，還受限于總線寬度，而且存儲器難以為最佳速度、效率和芯片面積進(jìn)行調(diào)整優(yōu)化。我們需要靈活應(yīng)變的計(jì)算平臺來滿足運(yùn)行一流卷積神經(jīng)網(wǎng)絡(luò) (CNN) 的嵌入式 AI 的要求。

放眼未來，適應(yīng)于更多前沿神經(jīng)網(wǎng)絡(luò)的靈活性是我們的主要關(guān)注點(diǎn)。今天廣受歡迎的 CNN 正加速被新型的先進(jìn)架構(gòu)所取代。然而，傳統(tǒng)的 SoC 設(shè)計(jì)要使用當(dāng)前的神經(jīng)網(wǎng)絡(luò)架構(gòu)知識，從開發(fā)開始到未來部署通常需要大約三年時(shí)間。RNN 或 Capsule Network 等新型神經(jīng)網(wǎng)絡(luò)可能會讓傳統(tǒng) SoC 變得低效，也難以提供保持競爭力所需的性能。

嵌入式 AI 要滿足最終用戶期望，特別是要跟上可預(yù)見的未來不斷提升的需求，就必須采用更加靈活的自適應(yīng)計(jì)算平臺。我們可利用用戶可配置的多核片上系統(tǒng) (MPSoC) 器件，整合主應(yīng)用處理器和可擴(kuò)展的可編程邏輯結(jié)構(gòu)，包含可配置的存儲器架構(gòu)和滿足可變精度推斷所需的信號處理技術(shù)，從而滿足上述要求。

推斷精度

在傳統(tǒng)的 SoC 中，決定性能的特性如存儲器架構(gòu)和計(jì)算精確度等是固定的。最小值通常為 8 位，由核心 CPU 定義，不過就給定的算法而言最佳精度可能更低。MPSoC 支持可編程邏輯優(yōu)化至晶體管層面，這就能根據(jù)需要讓推斷精度降低到 1 位。此外，這類器件還包含成千上萬可配置的 DSP slice，能高效處理乘積累加 (MAC) 計(jì)算。

能自由優(yōu)化推斷精度，根據(jù)平方律提供剛好滿足需求的計(jì)算效率，也就是說單位的運(yùn)算用 1 位核心執(zhí)行，相對于用 8 位核心完成相同計(jì)算而言，所需的邏輯僅為 1/64。此外，MPSoC 能讓推斷精度針對神經(jīng)網(wǎng)絡(luò)的每層做出不同優(yōu)化，從而以最大的效率提供所需的性能。

存儲器架構(gòu)

除了通過改變推斷精度來提高計(jì)算效率之外，配置可編程片上存儲器的帶寬和結(jié)構(gòu)能進(jìn)一步提高嵌入式 AI 的性能和效率。定制 MPSoC 相對于運(yùn)行相同推斷引擎的傳統(tǒng)計(jì)算平臺而言，片上存儲器可能達(dá)到 4 倍多，存儲器—接口帶寬可能達(dá)到 6 倍。存儲器的可配置性使得用戶能減少瓶頸，并優(yōu)化芯片資源的利用率。此外，典型的子系統(tǒng)只有有限的片上集成高速緩存，必須與片外存儲設(shè)備頻繁交互，這就會增加時(shí)延和功耗。在 MPSoC 中，大多數(shù)存儲器交換都在片上進(jìn)行，這就會大幅提高速度，而且相對于片外存儲器交互而言功耗降低超過 99%。

芯片面積

解決方案的尺寸也越來越重要，特別就采用移動(dòng) AI 的無人機(jī)、機(jī)器人或無人/自動(dòng)駕駛汽車而言尤其如此。MPSoC 的 FPGA 結(jié)構(gòu)上實(shí)現(xiàn)的推斷引擎可能僅占用傳統(tǒng) SoC 八分之一的芯片面積，這就能讓開發(fā)人員在更小的器件中構(gòu)建功能更強(qiáng)大的引擎。

此外，MPSoC 器件系列為設(shè)計(jì)人員提供了實(shí)現(xiàn)推斷引擎的豐富選擇，能支持最節(jié)能、成本效率最高、面積占用最小的方案，從而滿足系統(tǒng)性能要求。一些通過汽車應(yīng)用認(rèn)證的部件具備硬件功能安全特性，達(dá)到業(yè)界標(biāo)準(zhǔn)的 ISO 26262 ASIL-C 安全規(guī)范，這對自動(dòng)駕駛應(yīng)用而言至關(guān)重要。比如賽靈思的 Automotive XA Zynq UltraScale+ 系列采用 64 位四核 ARM Cortex-A53 和雙核 ARM Cortex-R5 處理系統(tǒng)以及可擴(kuò)展的可編程邏輯結(jié)構(gòu)，這就能在單個(gè)芯片上整合控制處理、機(jī)器學(xué)習(xí)算法和安全電路，同時(shí)提供故障容錯(cuò)功能。

今天，嵌入式推斷引擎可用單個(gè) MPSoC 器件實(shí)現(xiàn)，功耗低至 2 瓦，這對移動(dòng)機(jī)器人或自動(dòng)駕駛汽車而言都是比較合適的功耗水平。傳統(tǒng)計(jì)算平臺即便現(xiàn)在也無法用這么低的功耗運(yùn)行實(shí)時(shí) CNN 應(yīng)用，未來也不太可能在更嚴(yán)格的功耗限制條件下滿足更快響應(yīng)和更復(fù)雜功能的日益嚴(yán)格的要求?；诳删幊?MPSoC 的平臺能夠提供更高的計(jì)算性能，更高的效率，也能在 15瓦以上的功率水平下減小面積和減輕重量。

如果開發(fā)人員不能在自己的項(xiàng)目中輕松地實(shí)現(xiàn)這些優(yōu)勢，那么這種可配置型多平行計(jì)算架構(gòu)的優(yōu)勢就僅限于學(xué)術(shù)領(lǐng)域。成功需要適當(dāng)?shù)墓ぞ邅韼椭_發(fā)人員優(yōu)化目標(biāo)推斷引擎的實(shí)現(xiàn)。為了滿足有關(guān)需求，賽靈思不斷擴(kuò)展開發(fā)工具生態(tài)系統(tǒng)和機(jī)器學(xué)習(xí)軟件堆棧，并與專業(yè)合作伙伴合作，一起簡化和加速計(jì)算機(jī)視覺和視頻監(jiān)控等應(yīng)用的實(shí)現(xiàn)。

面向未來的靈活性

利用 SoC 的可配置性為手頭應(yīng)用創(chuàng)建最佳平臺，也使得 AI 開發(fā)人員能夠靈活地跟上神經(jīng)網(wǎng)絡(luò)架構(gòu)快速發(fā)展演進(jìn)的要求。業(yè)界可能遷移到新型神經(jīng)網(wǎng)絡(luò)的可能性，對于平臺開發(fā)人員來說是一個(gè)巨大的風(fēng)險(xiǎn)?？芍嘏渲玫?MPSoC 通過重配置并用當(dāng)前最先進(jìn)的策略來構(gòu)建最高效的處理引擎，能夠讓開發(fā)人員靈活地響應(yīng)神經(jīng)網(wǎng)絡(luò)架構(gòu)方式的變化。

AI 越來越多地嵌入到各種設(shè)備中，包括工業(yè)控制、醫(yī)療設(shè)備、安全系統(tǒng)、機(jī)器人和自動(dòng)駕駛汽車等。利用可編程邏輯結(jié)構(gòu)的 MPSoC 器件的靈活應(yīng)變加速技術(shù)，是提供保持競爭力所需的快速響應(yīng)和高級功能的關(guān)鍵。