0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速PCB設(shè)計中高速信號與高速PCB設(shè)計須知

aMRH_華強(qiáng)P ? 來源:快點PCB ? 2019-11-05 11:27 ? 次閱讀

本文主要分析一下在高速PCB設(shè)計中,高速信號與高速PCB設(shè)計存在一些理解誤區(qū)。

誤區(qū)一:GHz速率以上的信號才算高速信號?

提到“高速信號”,就需要先明確什么是“高速”,MHz速率級別的信號算高速、還是GHz速率級別的信號算高速?

傳統(tǒng)的SI理論對于“高速信號”有經(jīng)典的定義。

SI:Signal Integrity ,即信號完整性。

SI理論對于PCB互連線路的信號傳輸行為理解,信號邊沿速率幾乎完全決定了信號中的最大頻率成分,通常當(dāng)信號邊沿時間小于4~6倍的互連傳輸延時的情況下,信號互連路徑會被當(dāng)做分布參數(shù)模型處理,需要考慮SI行為。

所謂“高速”,是指“信號邊沿時間小于4~6倍的互連傳輸延時”,可以看出電路板傳輸?shù)男盘柺欠駷椤案咚佟?,不只取決于信號的邊沿速率,還取決于電路板線路的路徑長度大小,當(dāng)兩者存在一定的比例關(guān)系時,該信號應(yīng)該按照“高速信號”進(jìn)行處理。

誤區(qū)二:有了仿真軟件平臺就可以做好高速PCB設(shè)計?

EDA設(shè)計軟件平臺集成了高速信號仿真功能,這對于高速PCB設(shè)計的規(guī)則制定與執(zhí)行,信號質(zhì)量仿真與評估都有很大的幫助。

但是,在PCB實際設(shè)計過程中,有時會出現(xiàn)仿真結(jié)果顯示信號質(zhì)量良好,但是實際測試時信號質(zhì)量很差,不滿足信號測試標(biāo)準(zhǔn),

實際上,仿真與測試是不可分的,拿IBIS模型為例,通常我們稱之為“行為級模型”,此類仿真模型也是通過芯片不同工作條件下的V、I測試曲線建立的,這就存在一個問題,仿真時如果不關(guān)注選取哪種工作條件下的芯片模型,就會仿真不準(zhǔn),例如:Slow、Typical、Fast。

從上面的例子可以看出,“仿真模型庫”對于仿真結(jié)果至關(guān)重要,必須通過實際產(chǎn)品項目的仿真測試實際對比、修正后的仿真模型才能算作“準(zhǔn)確的仿真模型”。

有了好的仿真設(shè)計平臺不能解決所有問題,還需要“準(zhǔn)確的仿真模型”,另外也要考慮到實際產(chǎn)品項目的應(yīng)用場景,仿真的某個信號網(wǎng)絡(luò),會受到電源噪聲、其他信號串?dāng)_等因素影響,這同樣會造成測試結(jié)果與仿真結(jié)果的差異。

誤區(qū)三:仿真軟件中的PCB走線“傳輸線模型”是非常準(zhǔn)確的?

仿真軟件中的PCB走線不管是微帶線還是帶狀線,都可以通過仿真工具建立模型,這個模型基于層疊和實際走線的尺寸,通常情況下可以滿足精度要求,但是如果說“非常準(zhǔn)確”,那還有一些差距,這需要從以下幾個方面分析:

(1)PCB銅皮的粗化/棕化處理加工工藝對信號質(zhì)量有影響

PCB加工過程中,為了提高PCB銅皮層與介質(zhì)層的結(jié)合強(qiáng)度,降低PCB分層風(fēng)險,都會有粗化/棕化處理工藝,就是通過打磨或者腐蝕的方式使銅皮表面變得粗糙。

在高速信號在導(dǎo)體中的傳輸,存在“趨膚效應(yīng)”,是指高頻信號傳輸時,在導(dǎo)體中流動的電流將朝外圍或者導(dǎo)體的“表皮”遷移。

PCB銅皮表面粗糙,一方面影響損耗、另一方面也會影響信號傳輸延時,這一點很好理解,就像汽車在崎嶇不堪的山路行駛時一定會比在柏油馬路上行駛更耗時。

(2)PCB介質(zhì)的介電常數(shù)Dk、正切損耗角Df是隨著頻率變化的

仿真工具中的PCB介質(zhì)的Dk、Df通常為常數(shù),但是從信號實際傳輸?shù)慕嵌?,Dk/Df是隨著頻率變化的。

Dk/Df會隨著傳輸信號的速率變化,那么如果仿真工具中把這兩個參數(shù)作為常量處理,就會對傳輸線模型的仿真精度造成影響,信號傳輸速率越高這種影響就會越大。

(3)PCB板材的“各向異性”影響

PCB板材通常是“環(huán)氧樹脂+玻璃布”的編織結(jié)構(gòu),玻璃布的排列方向分為“經(jīng)向”、“緯向”,同時根據(jù)玻璃纖維的粗細(xì)及間距,分成不同型號的PCB板材,如:1080、2116等。當(dāng)PCB板材采用不同類型玻璃布時,玻璃布與樹脂在板材中的成分比例是不同的。

玻璃布與樹脂材料的Dk/Df值相差比較大,當(dāng)PCB正常走線與玻璃布的相對位置出現(xiàn)差異時,就會導(dǎo)致參考介質(zhì)的Dk/Df值不同、信號的阻抗及損耗情況也會不同,如下圖所示,這也是為什么有些項目要求整板PCB走線方向要采用10°的原因。

誤區(qū)四:一種仿真軟件平臺可以搞定所有信號仿真問題

目前還沒有一個統(tǒng)一的仿真軟件平臺可以適用于所有信號仿真場景。行為級信號質(zhì)量仿真用Cadence SPB SigXplorer,晶體管級仿真用Synopsys HSPIe,三維電磁場建模用Ansoft HFSS,時域頻域混合仿真用Ansoft ADS。目前還沒有哪一款軟件可以一統(tǒng)江湖.

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCB設(shè)計
    +關(guān)注

    關(guān)注

    394

    文章

    4668

    瀏覽量

    85129
  • 高速PCB
    +關(guān)注

    關(guān)注

    4

    文章

    92

    瀏覽量

    25008
  • 華強(qiáng)PCB
    +關(guān)注

    關(guān)注

    8

    文章

    1831

    瀏覽量

    27697
收藏 人收藏

    評論

    相關(guān)推薦

    PCB設(shè)計高速模擬輸入信號走線方法及規(guī)則

    本文主要詳解PCB設(shè)計高速模擬輸入信號走線,首先介紹了PCB設(shè)計高速模擬輸入信號走線方法,其次闡
    發(fā)表于 05-25 09:06 ?9016次閱讀
    <b class='flag-5'>PCB設(shè)計</b><b class='flag-5'>高速</b>模擬輸入<b class='flag-5'>信號</b>走線方法及規(guī)則

    高速pcb設(shè)計指南。

    高速PCB設(shè)計指南之(一~八 )目錄2001/11/21CHENZHI/LEGENDSILICON一、1、PCB布線2、PCB布局3、高速
    發(fā)表于 07-13 16:18

    高速PCB設(shè)計之一 何為高速PCB設(shè)計

    高速PCB設(shè)計之一 何為高速PCB設(shè)計電子產(chǎn)品的高速化、高密化,給PCB設(shè)計工程師帶來新的挑戰(zhàn)。
    發(fā)表于 10-21 09:41

    如何解決高速PCB設(shè)計信號問題?

    解決高速PCB設(shè)計信號問題的全新方法
    發(fā)表于 04-25 07:56

    高速PCB設(shè)計的疊層問題

    高速PCB設(shè)計的疊層問題
    發(fā)表于 05-16 20:06 ?0次下載
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>的疊層問題

    基于Cadence的高速PCB設(shè)計

    基于Cadence的高速PCB設(shè)計 隨著人們對通信需求的不斷提高,要求信號的傳輸和處理的速度越來越快.相應(yīng)的高速PCB的應(yīng)用也越來越廣,設(shè)
    發(fā)表于 12-12 17:50 ?1022次閱讀

    高速PCB設(shè)計經(jīng)驗與體會

    高速PCB 設(shè)計已成為數(shù)字系統(tǒng)設(shè)計中的主流技術(shù),PCB的設(shè)計質(zhì)量直接關(guān)系到系統(tǒng)性能的好壞乃至系統(tǒng)功能的實現(xiàn)。針對高速PCB的設(shè)計要求,結(jié)合筆
    發(fā)表于 08-30 15:44 ?0次下載
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>經(jīng)驗與體會

    高速PCB設(shè)計誤區(qū)與對策

    理論研究和實踐都表明,對高速電子系統(tǒng)而言,成功的PCB設(shè)計是解決系統(tǒng)EMC問題的重要措施之一.為了滿足EMC標(biāo)準(zhǔn)的要求,高速PCB設(shè)計正面臨新的挑戰(zhàn),在
    發(fā)表于 11-23 10:25 ?0次下載
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>誤區(qū)與對策

    高速PCB設(shè)計指南二

    高速PCB設(shè)計指南............................
    發(fā)表于 05-09 15:22 ?0次下載

    高速PCB設(shè)計電容的應(yīng)用

    高速PCB設(shè)計電容的應(yīng)用
    發(fā)表于 01-28 21:32 ?0次下載

    高速PCB設(shè)計技巧有哪些

    高速PCB設(shè)計是指信號的完整性開始受到PCB物理特性(例如布局,封裝,互連以及層堆疊等)影響的任何設(shè)計。而且,當(dāng)您開始設(shè)計電路板并遇到諸如延遲,串?dāng)_,反射或發(fā)射之類的麻煩時,您將進(jìn)入
    發(fā)表于 06-19 09:17 ?1757次閱讀

    PCB設(shè)計中的高速信號傳輸優(yōu)化技巧

    在現(xiàn)代電子設(shè)計中,高速信號的傳輸已成為不可避免的需求。高速信號傳輸?shù)某晒εc否,直接影響整個電子系統(tǒng)的性能和穩(wěn)定性。因此,PCB設(shè)計中的
    的頭像 發(fā)表于 05-08 09:48 ?1741次閱讀

    高速PCB設(shè)計電容的應(yīng)用.zip

    高速PCB設(shè)計電容的應(yīng)用
    發(fā)表于 12-30 09:22 ?30次下載

    高速PCB設(shè)計電容的應(yīng)用.zip

    高速PCB設(shè)計電容的應(yīng)用
    發(fā)表于 03-01 15:37 ?4次下載

    高速信號pcb設(shè)計中的布局

    對于高速信號pcb的設(shè)計要求會更多,因為高速信號很容易收到其他外在因素的干擾,導(dǎo)致實際設(shè)計出來的東西和原本預(yù)期的效果相差很多。 所以在
    的頭像 發(fā)表于 11-06 10:04 ?747次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號</b><b class='flag-5'>pcb設(shè)計</b>中的布局