0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速信號pcb設(shè)計中的布局

科技綠洲 ? 來源:山羊硬件Time ? 作者:山羊硬件Time ? 2023-11-06 10:04 ? 次閱讀

對于高速信號pcb的設(shè)計要求會更多,因為高速信號很容易收到其他外在因素的干擾,導(dǎo)致實際設(shè)計出來的東西和原本預(yù)期的效果相差很多。

所以在高速信號pcb設(shè)計中,需要提前考慮好整體的布局布線,良好的布局可以很好的決定布線的走向和結(jié)構(gòu),電源與地之間的分割,以及電磁干擾和噪聲的控制。

不過在理解高速PCB設(shè)計前,需要知道什么是高速信號。

一般如果符合以下幾點,那它就可以被認(rèn)為是高速信號(cadence公司做的定義):

(1)頻率大于50MHz的信號,就是高速信號

(2)信號是否高速不單單看頻率,而是信號上升/下降沿小于50ps時就認(rèn)為是高速信號

(3)當(dāng)信號沿著傳輸路徑傳輸,發(fā)生了嚴(yán)重的趨膚效應(yīng)(電流集中在導(dǎo)線外表薄層的現(xiàn)象)和電離損耗時,就認(rèn)為是高速信號

在布局之前,首先必須清楚系統(tǒng)原理圖,將各個電路進(jìn)行劃分,比如分為數(shù)字,模擬,混合數(shù)字模擬,特別注意各芯片電源和信號引腳的位置擺放。

在劃分完各部分電路之后,初步規(guī)劃數(shù)字電路,模擬電路之后的布線區(qū)域,讓各部分電路至少盡量相互遠(yuǎn)離。在實際中的布局,也會有先后順序,依次是混合型器件==>模擬器件==>數(shù)字器件==>旁路電容。

數(shù)字電路部分和模擬電路部分是一定要分開的,那混合數(shù)字模擬電路部分放哪里?
它一般需要放置在數(shù)字信號區(qū)域和模擬信號區(qū)域的交界處。

所以在擺放時,數(shù)字部分引腳盡量靠近數(shù)字電路部分,模擬部分引腳盡量靠近模擬電路部分。

對于用來產(chǎn)生特定頻率的晶振,應(yīng)盡量將相關(guān)晶振電路放置在其驅(qū)動器件旁。保證時序信號的正常,所以需要達(dá)到在下一個時鐘周期到來之前,前一個數(shù)據(jù)需要能被穩(wěn)定的傳輸和被讀取。

噪聲是電路設(shè)計中常見的現(xiàn)象,在高頻高速信號設(shè)計中,對于噪聲敏感的器件要遠(yuǎn)離高速信號。

旁路電容一般是用來將混有高頻電流和低頻電流的交流電中的高頻成分濾除的,所以在旁路電路的設(shè)計中應(yīng)該盡量讓它靠近電源引腳放置,尤其是對于高頻電路。并且在電源接口附近放置大容量電容,可以讓電源保持穩(wěn)定,降低噪聲干擾。

圖片

良好的布局可以為pcb的布線帶來事半功倍的效果。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電流
    +關(guān)注

    關(guān)注

    40

    文章

    6722

    瀏覽量

    131665
  • PCB設(shè)計
    +關(guān)注

    關(guān)注

    394

    文章

    4668

    瀏覽量

    85131
  • 引腳
    +關(guān)注

    關(guān)注

    16

    文章

    1172

    瀏覽量

    50149
  • 高速信號
    +關(guān)注

    關(guān)注

    1

    文章

    220

    瀏覽量

    17673
收藏 人收藏

    評論

    相關(guān)推薦

    基于PROTEL的高速PCB設(shè)計

    探討使用PROTEL設(shè)計軟件實現(xiàn)高速PCB設(shè)計的過程,需要注意的一些布局與布線方面的相關(guān)原則問題.
    發(fā)表于 12-10 00:03 ?1226次閱讀

    PCB設(shè)計高速模擬輸入信號走線方法及規(guī)則

    本文主要詳解PCB設(shè)計高速模擬輸入信號走線,首先介紹了PCB設(shè)計高速模擬輸入信號走線方法,其次闡
    發(fā)表于 05-25 09:06 ?9016次閱讀
    <b class='flag-5'>PCB設(shè)計</b><b class='flag-5'>高速</b>模擬輸入<b class='flag-5'>信號</b>走線方法及規(guī)則

    高速PCB設(shè)計經(jīng)驗與體會

    的設(shè)計要求,結(jié)合筆者設(shè)計經(jīng)驗,按照PCB設(shè)計流程,對PCB設(shè)計需要重點關(guān)注的設(shè)計原則進(jìn)行了歸類。詳細(xì)闡述了PCB的疊層設(shè)計、元器件布局、接
    發(fā)表于 03-31 14:29

    高速pcb設(shè)計指南。

    高速PCB設(shè)計指南之(一~八 )目錄2001/11/21CHENZHI/LEGENDSILICON一、1、PCB布線2、PCB布局3、
    發(fā)表于 07-13 16:18

    高速高密度多層PCB設(shè)計布局布線技術(shù)

    高速高密度多層PCB設(shè)計布局布線技術(shù)
    發(fā)表于 08-12 10:47

    求一種高速信號PCB設(shè)計方案

      對于高速信號,pcb的設(shè)計要求會更多,因為高速信號很容易收到其他外在因素的干擾,導(dǎo)致實際設(shè)計出來的東西和原本預(yù)期的效果相差很多?! ∷?/div>
    發(fā)表于 04-12 14:22

    信號完整性分析及其在高速PCB設(shè)計的應(yīng)用

    信號完整性分析及其在高速PCB設(shè)計的應(yīng)用,教你如何設(shè)計高速電路。
    發(fā)表于 04-06 17:29 ?15次下載

    高速PCB設(shè)計高速信號高速PCB設(shè)計須知

    本文主要分析一下在高速PCB設(shè)計高速信號高速PCB設(shè)計
    的頭像 發(fā)表于 11-05 11:27 ?1.1w次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>中<b class='flag-5'>高速</b><b class='flag-5'>信號</b>與<b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計</b>須知

    高速PCB設(shè)計技巧有哪些

    高速PCB設(shè)計是指信號的完整性開始受到PCB物理特性(例如布局,封裝,互連以及層堆疊等)影響的任何設(shè)計。而且,當(dāng)您開始設(shè)計電路板并遇到諸如延
    發(fā)表于 06-19 09:17 ?1757次閱讀

    高速pcb設(shè)計接地過孔對傳輸性能的影響

    互連。過孔做為互連結(jié)構(gòu)之一,就相當(dāng)于一個信號傳輸?shù)囊环N離散結(jié)構(gòu),會導(dǎo)致高速pcb設(shè)計信號反射、衰減,
    的頭像 發(fā)表于 10-09 11:06 ?5711次閱讀

    PCB設(shè)計的Grid布局的作用

    今天為大家講講PCB設(shè)計什么是Grid布局?PCB設(shè)計的Grid布局的作用。
    發(fā)表于 11-29 09:35 ?1272次閱讀

    PCB設(shè)計高速信號傳輸優(yōu)化技巧

    在現(xiàn)代電子設(shè)計高速信號的傳輸已成為不可避免的需求。高速信號傳輸?shù)某晒εc否,直接影響整個電子系統(tǒng)的性能和穩(wěn)定性。因此,
    的頭像 發(fā)表于 05-08 09:48 ?1742次閱讀

    關(guān)于高速串行信號隔直電容的PCB設(shè)計注意點

    關(guān)于高速串行信號隔直電容的PCB設(shè)計注意點? 在高速串行信號傳輸,隔直電容是一種常見的解決
    的頭像 發(fā)表于 10-24 10:26 ?843次閱讀

    PCB設(shè)計高速電路布局布線

    高速電路無疑是PCB設(shè)計要求非常嚴(yán)苛的一部分,因為高速信號很容易被干擾,導(dǎo)致信號質(zhì)量下降,所以
    的頭像 發(fā)表于 11-06 14:55 ?614次閱讀

    PCB設(shè)計高速電路布局布線(上)

    高速電路無疑是PCB設(shè)計要求非常嚴(yán)苛的一部分,因為高速信號很容易被干擾,導(dǎo)致信號質(zhì)量下降,所以
    的頭像 發(fā)表于 11-06 15:14 ?595次閱讀