利用DSP的模擬CMOS工藝調諧器／解調器實現(xiàn)單芯片DBS接收機的設計

DBS（直接廣播衛(wèi)星）系統(tǒng)包含兩個主要的信號處理子系統(tǒng)，分別是低噪聲（LNB）下變頻器和DBS電視接收機。LNB下變頻器位于衛(wèi)星碟型天線基座，負責把衛(wèi)星信號頻譜從C、Ku或Ka波段降到L波段（0.9GHz～2.2GHz）。DBS電視接收機則在機頂盒內(nèi)部，負責把信號降為基帶，并執(zhí)行信號處理功能，例如解調、MPEG譯碼、顯示處理和模擬音／視頻編碼（NTSC／PAL）。

DBS接收機共有4個功能塊，分別為射頻調諧器、QPSK解調器／信道譯碼器、主機處理器和LNB電源控制器。射頻調諧器把信號從L波段下變頻至基帶；QPSK解調器／信道譯碼器把位串流還原；主機處理器負責MPEG數(shù)據(jù)流譯碼，然后產(chǎn)生視頻和音頻輸出信號，傳給電視機；LNB電源控制器則會產(chǎn)生13V／18V直流電，并通過射頻同軸纜線提供給LNB模塊。接收機還會把一個交流控制信號加到該直流電源，用來選擇所要的LNB極化方向。

過去十年來，DBS接收機的射頻調諧器已放棄原先的高中頻雙轉換架構，轉而采用直接轉換零中頻（ZIF）架構，最近，市場上也出現(xiàn)了單芯片CMOS低中頻接收機。DBS接收機有各種不同的射頻調諧器架構，它們之間存在許多差異，會對設計師與最終系統(tǒng)造成影響。

傳統(tǒng)衛(wèi)星調諧器架構

最早出現(xiàn)的衛(wèi)星電視調諧器芯片采用如圖1所示的高中頻雙轉換架構，它擁有良好的鏡像拒斥效能。高中頻雙轉換架構使用外接式中頻表面聲波濾波器（IF SAW），作為電路級之間的濾波器，以便降低調諧器芯片所須達到的鏡像拒斥要求。然而，這些超外差調諧器卻需要復雜的兩級式混頻程序：調諧器先把信號從L波段降至高中頻（例如480MHz），再通過第二級混頻電路把信號降至基帶。高中頻雙轉換架構還會消耗較多電能，因為外部電路必須使用很高的中頻頻率；另外，這些外部組件也會增加產(chǎn)品的用料成本。

直接轉換DBS調諧器僅需一次混頻就能將射頻信號從L波段直接降至基帶（見圖2）。直接轉換接收機并沒有鏡像拒斥的問題，因為鏡像頻率也是所用要的目標信號。它還能省下芯片外接SAW濾波器、第二組中頻混頻器和高中頻增益電路，這可簡化調諧器架構，進而縮小芯片面積、降低功耗，并減少外部元器件數(shù)目和總系統(tǒng)成本。

直接轉換也有一些缺點，例如，I和Q通道之間可能因為三種原因出現(xiàn)直流偏移，分別是組件不匹配、本地振蕩器（LO）信號泄漏至射頻輸入端，以及射頻信號泄漏至混頻器的本地振蕩器輸入端。直流偏移可能導致信號路徑的放大電路飽和，故應避免。GSM等時域雙工（TDD）通信系統(tǒng)可在通信頻道關閉時測量并消除直流偏移，然而，數(shù)字衛(wèi)星電視卻須持續(xù)不斷地傳輸信號，所以，只能利用回路帶寬很小的直流偏移伺服回路（DC offsetservo loop）減少直流偏移。窄帶確保偏移消除回路只會略微影響信號質量，而且還能通過解調器的前向糾錯（FEC）電路加以修復。但這種窄帶伺服回路需要很大的交流耦合電容，這類電容通常無法集成至芯片。

直接轉換調諧器的另一個缺點是，信號路徑組件的1／f噪聲可能導致調諧器噪聲指數(shù)（noise figure）大幅下降，因為1／f噪聲會與零中頻位置的目標（復數(shù)）信號頻譜重迭。由于雙極晶體管的1／f噪聲遠小于MOS晶體管，大多數(shù)的零中頻DBS調諧器都采用雙極技術。廠商曾數(shù)次試圖利用CMOS工藝設計直接轉換DBS調諧器，當時，他們都選擇使用無源混頻器，因為它的信號路徑不會用到任何有源晶體管，所以，1／f噪聲會變得很小。然而，無源混頻器卻會出現(xiàn)轉換損耗（conversion loss），使得基帶電路噪聲對接收機的整體噪聲效能造成不利的影響。

半導體工藝選擇及其對系統(tǒng)功能分割的影響

調諧器的后面是解調器，它是一種含有大量數(shù)字電路的組件，包括將零中頻I和Q信號數(shù)字化的ADC前端。CMOS工藝可以減少解調器的芯片面積和功耗。接收機的第三個功能塊是MPEG主機處理器，這個大型系統(tǒng)單芯片很適合采用130nm、90 nm或65 nm等先進CMOS工藝。

采用成熟的雙極工藝和0.6μm～0.2μm微影技術的獨立式調諧器不但極具成本競爭力，還可提供較高的轉移頻率（fT=25 GHz～50GHz），可以設計數(shù)個GHz級的調諧器。然而，廠商雖能利用先進BiCMOS工藝開發(fā)單芯片調諧器與解調器，但它們的成本卻很高，因為它需要昂貴的多光罩工藝來處理數(shù)字電路密集的CMOS部分。

系統(tǒng)級封裝（System-in-Package，SiP）是較可行的集成方法，它會把雙極調諧器、CMOS解調器和MPEG處理器集成到單一封裝中。系統(tǒng)級封裝的主要優(yōu)點是上市時間較快，因為現(xiàn)有的調諧器和解調器裸片都可以重復使用。它的主要缺點是封裝成本較高、功耗散逸很復雜，還有打線接合（bondwire）造成的寄生參數(shù)耦合問題。

另一種系統(tǒng)分割方式是利用雙極或BiCMOS工藝設計獨立的射頻調諧器，再把解調器和MPEG處理器集成至另一個CMOS組件，這種做法又稱為主機與解調器集成法（demod-on-host，見圖3）。這種分割方式就系統(tǒng)而言并不理想，因為源譯碼器與傳輸媒介有關，于是有線電視、地面廣播和衛(wèi)星接收器都需要不同的主機組件。這使OEM廠商無法開發(fā)一套通用硬件平臺（見圖4），它不僅影響產(chǎn)品的經(jīng)濟規(guī)模，還會增加廠商的認證和組裝成本。通用硬件平臺只需一個可連接各種傳輸媒介的射頻前端，另外，還有一個與數(shù)字電視播送方式（衛(wèi)星、有線、地面廣播或IP網(wǎng)絡）無關的主機處理器。從圖4即可看出，通用硬件平臺顯然是較合理的系統(tǒng)分割方式。

直接轉換DBS調諧器擴大系統(tǒng)集成度的限制因素

盡管固定增益放大器擁有較好的噪聲指數(shù)和線性特性，但射頻低噪聲放大器（LNA）多半仍由一個高度線性的固定增益放大器和一個連續(xù)可變增益衰減器串聯(lián)而成。L波段射頻信號經(jīng)過放大后，送到模擬正交混頻器下變頻至基帶，然后由基帶可變增益放大器及其后連接的低通迭頻消除（anti-aliasing）濾波器提供I和Q正交模擬輸出至解調器。為了減輕直流偏移的影響，電路需要很低的轉角頻率 （cornerfrequency），所以，它必須使用芯片外接的大耦合電容。此時，若信號路徑采用很大的增益步進（例如分立步進的自動增益控制器），那么電路調整增益后，就需要長達數(shù)ms的時間才能穩(wěn)定，這個過程中將連續(xù)出現(xiàn)大量的錯誤數(shù)據(jù)，而且無法通過FEC更正。因此，直接轉換調諧器必須使用晶體管在作用區(qū)（activeregion）工作的連續(xù)自動增益控制回路，只不過其信號路徑的噪聲和線性特性都不如僅需電阻和開關等無源組件的自動增益控制電路。

零中頻調諧器的優(yōu)點是能將ADC輸入端的目標信道帶寬減至最小。DBS系統(tǒng)的符碼率（symbolrate）變化范圍為1Mbaud-45Mbaud，3dB信號帶寬約是符碼率的1.35倍。因此，在零中頻架構里，I和Q信道的最高頻率約為30MHz，這表示ADC的取樣速率必須達到80MSPS～90MSPS。另外，調諧器內(nèi)含的可變帶寬低通濾波器還能大幅衰減相鄰信道信號，確保唯有目標信道信號出現(xiàn)在ADC輸入端，這能降低ADC所需的動態(tài)范圍和分辨率（通常為6位）。降低分辨率和取樣頻率可減少ADC的功耗。

射頻合成器由多個LC振蕩器組成，這能將相位噪聲減至很小，最小通道隔離度則可低至1MHz左右。由于整數(shù)N鎖相環(huán)（PLL）的帶寬至少要比參考頻率小10倍，所以，它需要帶寬很小的鎖相環(huán)，只不過這類鎖相環(huán)會增加通道切換時間（zapping time），并降低信道掃描速率。直接轉換DBS調諧器通常使用分數(shù)N（fractional-N）鎖相環(huán)，這能加快其穩(wěn)定速度，并保留精密的頻率分辨率，以提供相鄰信道隔離能力。然而，分數(shù)N合成器通常更復雜，設計師必須仔細分析高階∑-△調制器回路可能造成的分數(shù)混疊信號（fractional spur）和系統(tǒng)穩(wěn)定等問題。

由于鎖相環(huán)的帶寬較小，故需使用芯片外接的環(huán)路濾波器，這使得敏感的振蕩器控制電路必須連接到電路板上的信號線。一般來說，獨立調諧器可以通過適當?shù)碾娐钒逶O計來限制壓控振蕩器（VCO）的耦合噪聲，電路板的混疊信號來源則包括交換式電源穩(wěn)壓器、石英振蕩器輻射的參考單頻（referencetone）和其它數(shù)字組件產(chǎn)生的單頻信號。

在使用SiP組件時，工程師必須仔細分析并設計所有的芯片接線，以便將數(shù)字解調器、LNA輸入接線、頻率合成器參考頻率石英晶體接線、芯片外接鎖相環(huán)濾波器接線和芯片內(nèi)建LC振蕩器電感之間的磁耦合減至最少。由于零中頻調諧器會將射頻信號直接降至基帶，所以，不可能通過頻率管理來避免某些混疊單頻信號（spurious tone）。

低中頻寬帶衛(wèi)星調諧器

Silicon Labs在2005年底推出了低中頻DBS調諧器／解調器架構，它能避免1／f噪聲對調諧器噪聲指數(shù)的影響，并且消除信號路徑的直流偏移。新架構采用高于1／f噪聲轉折頻率的中頻頻率，避免了信號路徑的大部分閃爍噪聲（flicker noise）；另外，調諧器輸出信號也不再包含直流電壓。由于中頻頻率約為40MHz，耦合電容可以減少至數(shù)個pF，芯片內(nèi)建電容能消除信號路徑的任何直流偏移。

在數(shù)字低中頻調諧器設計中，模擬混頻器會把一群L波段射頻通道轉換至低中頻，然后進行濾波和轉換，最后才在數(shù)字域里把信號降至基帶；與采用模擬通道濾波的調諧器設計相比，這種方法可以提高濾波質量，并減少使用面積，所得到的數(shù)字低中頻調諧器也很適合采用CMOS工藝。這種調諧器還能把解調器集成到同一芯片。

Si2110低中頻DBS衛(wèi)星電視接收器會等到第二個數(shù)字混頻器利用數(shù)值控制振蕩器（NCO）把信號降至基帶后，才在數(shù)字域執(zhí)行最后的信道選擇。電路接著會將QPSK基帶信號解調，再通過芯片輸出引腳提供所產(chǎn)生的MPEG傳輸流（transportstream）。這是理想的L波段射頻至MPEG串流接收機單芯片方案，可以根據(jù)DVB-S或DirecTV DSS DBS標準接收衛(wèi)星服務信息。

低中頻架構的技術優(yōu)勢

與零中頻架構相比，低中頻調諧器的直流偏移消除回路會有較高的轉折頻率，故能在自動增益控制電路改變增益值后更快地穩(wěn)定下來，這使得應用設計可以采用分立步進的自動增益控制電路。分立步進設計只需要電阻和開關組件，這與連續(xù)式自動增益控制電路有很大不同。這種無源式自動增益控制電路的噪聲低于采用有源晶體管的衰減電路，線性特性也更優(yōu)異，這有助于提高接收機的IIP3效能（Si2110在最大增益值時，IIP3=+25dBm，零中頻DBS調諧器通常只有+9dBm）。

第一個模擬混頻器可由簡單的整數(shù)N頻率合成器利用較大的頻率步進（例如20 MHz）驅動，這個合成器可以采用環(huán)狀振蕩器（ringoscillator），而不是LC振蕩器。雖然環(huán)狀振蕩器的相位噪聲較大，但由于其參考頻率高達20MHz，電路可以使用帶寬很大的鎖相環(huán)（1MHz），這不僅降低了回路帶寬內(nèi)的相位噪聲，還能將環(huán)路濾波器集成至芯片，避免噪聲與混疊信號耦合至敏感的壓控振蕩器控制線路。

信號降至低中頻后，就由一個可變增益放大器進行放大，這個可變增益放大器可與射頻前端衰減器搭配，提供衛(wèi)星電視應用所需的寬增益范圍（90dB）。電路接著對信號進行低通濾波（迭頻消除濾波器）和A／D轉換。由于信號中心頻率在40MHz附近，最大通道帶寬約為60MHz，ADC必須提供高達200MSPS的取樣速率，這不僅超過了零中頻調諧器的取樣速率，也使得數(shù)字解調器的初級電路必須在較高的頻率下才能工作。除此之外，低中頻調諧器的功耗也高于零中頻調諧器，這是因為它的中頻信號路徑需要更大的帶寬，ADC和解調器也使用更高的頻率。但在機頂盒應用里，功耗并不是最重要的參數(shù)，調諧器的低噪聲和雜散特性（spurious performance）才是確保接收機在微弱的射頻衛(wèi)星輸入信號下，仍能提供高接收靈敏度的關鍵。

數(shù)字解調器需要另一個鎖相環(huán)提供數(shù)字頻率，但設計師必須謹慎規(guī)劃頻率，避免芯片內(nèi)建的兩個鎖相環(huán)發(fā)生混附信號耦合（spurinjection），或是因為輸出負載變化而造成頻率變動（pulling）等問題。第一個是環(huán)狀振蕩器，它不需要任何電感，還能避免數(shù)字電路與射頻合成器之間的信號耦合。另外，只要把環(huán)路濾波器集成到芯片里，就能將敏感的壓控振蕩器控制線路所耦合的混附信號減至最少。在低中頻調諧器架構里，只有數(shù)字電路與低噪聲放大器的輸入接線之間可能出現(xiàn)嚴重的射頻耦合，但設計師可通過適當?shù)念l率規(guī)劃避免這類耦合所造成的影響，例如，在A／D轉換之前略微移動中頻的中心位置，并為數(shù)字解調器的頻率移動提供適當補償。

由于所有調諧器和解調器都很容易采用CMOS工藝實現(xiàn)，因此，廠商不僅能開發(fā)出真正的單芯片調諧器與解調器，還可利用該IP整合MPEG主機處理器。

性能對比

受到低轉角頻率直流偏移消除回路的影響，零中頻調諧器的實現(xiàn)損耗（implementation loss）在符碼率較低時比較大；但是，當符碼率很高時，它的實現(xiàn)損耗就變得較小。高中頻調諧器正好相反，它在符碼率很高時會出現(xiàn)比較大的實現(xiàn)損耗，這是因為芯片外接SAW濾波器的有限帶寬會造成群延遲失真。另外，當數(shù)據(jù)速率較低時，過多的相位噪聲也會導致高中頻架構的實現(xiàn)損耗增加。相比之下，低中頻調諧器并沒有直流偏移消除回路或芯片外接SAW濾波器，所以，不僅實現(xiàn)損耗很小，還能在整個符碼率范圍內(nèi)保持定值。

直接轉換架構的鏡像信道就是接收信道，故在阻隔要求較嚴（高鏡像拒斥比）的通信系統(tǒng)中具有優(yōu)勢。但在衛(wèi)星電視接收機里，所有接收信道的功率分布模式（powerprofile）都很類似，因此，鏡像拒斥比只要達到40dB～45dB就能符合要求。這表示就DBS應用而言，零中頻調諧器實際上并沒有贏過低中頻調諧器。除此之外，直接轉換調諧器與數(shù)字解調器之間還有許多的寄生參數(shù)耦合效應，因此，很難把調諧器與解調器集成至單芯片。

相比之下，數(shù)字低中頻架構則能在數(shù)字I／Q校準后提供適當?shù)溺R像拒斥比，并且設計出不含電感的射頻合成器。當本地射頻振蕩器不含電感時，就算同一個芯片集成了很大的數(shù)字解調器，它仍能將寄生參數(shù)耦合減至最小。環(huán)狀振蕩器則能大幅減少芯片使用面積，這對降低成本和減少基材寄生耦合都有幫助。另外，它還能提供較好的混附信號性能，射頻頻率也不會因為負載或電壓變化而漂移（RF pulling andpushing）。在實際應用當中，雙轉換數(shù)字低中頻調諧器并不會增加接收機的復雜性，因為零中頻調諧器也需要在解調器中增加另一級數(shù)字混頻電路，以補償LNB振蕩器頻率漂移。這兩種架構的主要區(qū)別在于，低中頻調諧器的數(shù)值控制振蕩器提供更大的調諧范圍，因為它必須補償LNB頻率漂移，以及射頻混頻器下變頻造成的一整群通道的中頻中心點移動。

低中頻架構的一個缺點是，它需要帶寬較大的中頻電路，以及頻率較高的數(shù)字解調器和前端ADC。這樣雖然會增加功能，但此問題會隨著90nm、65nm和更精密的CMOS工藝的不斷成熟而逐漸減輕，這些先進工藝可以在規(guī)定的功率預算下，設計出更快的數(shù)字電路和更高帶寬的模擬放大器。

結語

要實現(xiàn)單芯片DBS接收機，采用CMOS工藝的調諧器／解調器是一種低成本方案，低中頻調諧器則是實現(xiàn)目標的理想架構。只要把更多的信號處理作業(yè)轉移到數(shù)字域執(zhí)行，系統(tǒng)對射頻前端的要求就無需如此嚴格。隨著現(xiàn)代深亞微米CMOS工藝的不斷成熟，數(shù)字電路的速度越來越快，這種利用DSP解決模擬CMOS工藝非理想特性的方法將會變得更有意義。

責任編輯：gt