0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

淺析直角走線對高速PCB設(shè)計的影響

我快閉嘴 ? 來源:賢集網(wǎng) ? 作者:賢集網(wǎng) ? 2020-09-17 15:42 ? 次閱讀

高頻傳輸介質(zhì)使接收器難以解釋正確的信息。由于傳輸介質(zhì),發(fā)生以下傳輸損耗:

1.1 介電吸收:高頻介質(zhì)中的信號使PCB介電材料吸收信號能量。它降低了信號強度。只能通過選擇理想的PCB材料來控制它。

1.2集膚效應(yīng):高頻信號還負責(zé)產(chǎn)生電流值變化的波形。此類信號具有其自感值,該值會在高頻下引發(fā)增加的感抗。它會減少PCB表面的導(dǎo)電面積,增加電阻并降低信號強度??梢酝ㄟ^增加磁道寬度來減小趨膚效應(yīng),但并非總是可行的。

高速PCB設(shè)計中的衰減控制

除了精心選擇PCB絕緣體材料和走線布局外,還可以通過包括可編程差分輸出電壓,預(yù)加重和接收器均衡來降低信號衰減。差分輸出電壓的增加有助于改善接收器處的信號。預(yù)加重是僅通過增加第一個發(fā)射符號的電平來增強高頻信號分量的方法。接收器均衡電路衰減低頻信號分量,以覆蓋傳輸線損耗。

2.高速PCB設(shè)計中的串?dāng)_

作為電子行業(yè)的狂熱者,我們都知道電流(例如信號)何時通過電線傳播,并在其附近產(chǎn)生磁場。如果附近有兩條導(dǎo)線,則這兩個磁場有可能相互作用,從而導(dǎo)致兩個信號之間的能量交叉耦合,稱為串?dāng)_。顯著地,電感耦合(由來自空閑導(dǎo)線上的源導(dǎo)線的磁場感應(yīng)的電流)和電容耦合(當(dāng)空閑導(dǎo)線暴露于與源中電壓的變化率成比例的電流量時的電場的耦合)導(dǎo)線)會導(dǎo)致串?dāng)_的能量交叉耦合。

串?dāng)_有兩種類型:垂直和水平。垂直串?dāng)_是由其他層或中間層上的信號引起的,而同一層或內(nèi)層上的信號則引起水平串?dāng)_。

注意:最大串?dāng)_值是接收器上的預(yù)期電壓與接收器閾值之間的差。

3.1高速PCB設(shè)計中的串?dāng)_控制。

可以通過增大走線間距,在各層之間放置接地層以及使用低介電材料來防止串?dāng)_。

3.1.1 跡線間距:兩條跡線之間的中心間距應(yīng)至少為其跡線寬度的3倍。在不影響兩條走線之間的距離的情況下,將走線與接地平面之間的距離減小至10密耳有助于減輕串?dāng)_。

跡線分離可以減少高速PCB中的串?dāng)_。

3.1.2 實心接地層的放置:通過在層之間放置實心接地層,可以防止不同層之間的串?dāng)_。盡管增加平面會增加成本,但它們解決了SI問題,例如控制走線阻抗,減少旁路電容器電流環(huán)路和電源阻抗等。

3.1.3 低介電常數(shù)材料:低介電常數(shù)材料可通過減少走線之間的互電容/雜散電容來克服串?dāng)_。

4.直角走線和過孔對高速PCB設(shè)計的影響

走線布線和通孔位置會通過增加反射,串?dāng)_和更改阻抗值來影響信號完整性。具有直角的走線會導(dǎo)致更多的輻射,因為它會增加拐角區(qū)域的電容值,從而導(dǎo)致特性阻抗發(fā)生變化,然后反射。

解決方案:可以通過將直角彎曲替換為兩個45度角來最小化反射。為了獲得最小的阻抗變化,圓形彎曲布線是最佳的。

在拐角處,高速信號應(yīng)改為45°彎曲。

通孔對于布線很重要,但通孔會增加電感和電容值。這會改變特性阻抗值,從而增加反射。

過孔還會增加走線長度。請勿在不同的走線中添加過孔。

5.在高速PCB設(shè)計中使用不同的布線技術(shù)

正交路由可將信號定向到不同的層上,并最大程度地減少耦合區(qū)域。

最小化信號之間的平行游程長度(>500密耳)。

減少驅(qū)動器扇出(負載數(shù)量)。
責(zé)任編輯:tzh

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4316

    文章

    22948

    瀏覽量

    395693
  • 電流
    +關(guān)注

    關(guān)注

    40

    文章

    6722

    瀏覽量

    131693
  • 電壓
    +關(guān)注

    關(guān)注

    45

    文章

    5540

    瀏覽量

    115500
收藏 人收藏

    評論

    相關(guān)推薦

    pcb厚度:打造更穩(wěn)定、精準的PCB設(shè)計

    PCB是將電路設(shè)計中的電氣信號通過導(dǎo)線連接到PCB板上而形成的電路。這些導(dǎo)線被稱為“”,
    的頭像 發(fā)表于 04-15 17:43 ?1234次閱讀

    如何對PCB進行差分對的操作呢?

    PCB設(shè)計中,差分對的操作是一項關(guān)鍵任務(wù),它直接影響到信號的完整性和電路的性能。差分信號通常用于高速數(shù)字通信,因為它們能夠有效地抵抗電磁干擾和提供準確的時序信號。
    的頭像 發(fā)表于 04-10 16:34 ?2365次閱讀

    差分走的原理和作用 差分走是射頻的一種嗎

    差分走是一種在高速PCB設(shè)計中常用的信號傳輸方式,它與射頻有一定的關(guān)聯(lián),但也有其獨特的特點和應(yīng)用場景。
    的頭像 發(fā)表于 04-10 16:26 ?1896次閱讀

    高速PCB信號的九大規(guī)則分別是什么?

    高速PCB 設(shè)計中,時鐘等關(guān)鍵的高速信號需要進行屏蔽處理,如果沒有屏蔽或只屏蔽了部
    的頭像 發(fā)表于 01-10 16:03 ?989次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>信號<b class='flag-5'>走</b><b class='flag-5'>線</b>的九大規(guī)則分別是什么?

    pcb的規(guī)則設(shè)置方法介紹

    隨著電子產(chǎn)品的迅速發(fā)展,PCB(Printed Circuit Board)在電子設(shè)計中扮演著重要的角色。設(shè)計PCB時,合理設(shè)置規(guī)則是確保電路在安全、穩(wěn)定、高效工作的基礎(chǔ)。本文將詳
    的頭像 發(fā)表于 01-09 10:45 ?2399次閱讀

    高速PCB信號的九大規(guī)則

    由于 PCB 板的密度越來越高,許多 PCB LAYOUT 工程師在的過程中,較容易出現(xiàn)一種失誤,即時鐘信號等高速信號網(wǎng)絡(luò),在多層的
    發(fā)表于 01-08 15:33 ?1295次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>信號<b class='flag-5'>走</b><b class='flag-5'>線</b>的九大規(guī)則

    EMC之PCB設(shè)計技巧

    和設(shè)計工程師頭痛。 EMC與電磁能的產(chǎn)生、傳播和接收密切相關(guān),PCB設(shè)計中不希望出現(xiàn)EMC。電磁能來自多個源頭,它們混合在一起,因此必須特別小心,確保不同的電路、、過孔和PCB材料
    發(fā)表于 12-19 09:53

    PCB設(shè)計高速信號如何選擇

    對于長距離傳輸?shù)?b class='flag-5'>高速信號,尤其是背板之類的,需要特別注意損耗帶來的影響,避免高頻分量過多損失掉,因此在布線前期就需要規(guī)劃選擇一個合適的層。
    發(fā)表于 12-13 18:21 ?1026次閱讀
    <b class='flag-5'>PCB設(shè)計</b><b class='flag-5'>高速</b>信號如何選擇<b class='flag-5'>走</b><b class='flag-5'>線</b>層

    為什么PCB時不要出現(xiàn)銳角和直角?

    銳角一般布線時我們禁止出現(xiàn),直角一般是布線中要求盡量避免的情況,也幾乎成為衡量布線好壞的標準之一,那么
    發(fā)表于 12-08 15:39 ?2044次閱讀

    差分線pcb原則

    差分線pcb原則? 差分線是PCB設(shè)計中非常重要的一個部分,它的設(shè)計和原則可以直接影響到
    的頭像 發(fā)表于 12-07 18:09 ?4490次閱讀

    PCB設(shè)計的時候采用哪種線形式更好?

    PCB設(shè)計的時候采用哪種線形式更好? 在PCB設(shè)計中,采用合適的線形式對電路的性能和可靠性都有著重要的影響。以下是幾種常見的線形式,它
    的頭像 發(fā)表于 12-07 14:24 ?881次閱讀

    PCB設(shè)計高速電路

    PCB設(shè)計高速電路
    的頭像 發(fā)表于 12-05 14:26 ?758次閱讀
    <b class='flag-5'>PCB設(shè)計</b>之<b class='flag-5'>高速</b>電路

    PCB設(shè)計中常見的等長要求

    PCB設(shè)計中常見的等長要求
    的頭像 發(fā)表于 11-24 14:25 ?3066次閱讀
    <b class='flag-5'>PCB設(shè)計</b>中常見的<b class='flag-5'>走</b><b class='flag-5'>線</b>等長要求

    為什么在PCB layout時不能直角

    本期跟大家分享的是,為什么在PCB layout時不能直角?
    的頭像 發(fā)表于 11-20 18:24 ?2091次閱讀
    為什么在<b class='flag-5'>PCB</b> layout時不能<b class='flag-5'>走</b><b class='flag-5'>直角</b><b class='flag-5'>線</b>

    PCB設(shè)計布線的技巧

    蛇形是Layout中經(jīng)常使用的一類方式。其主要目的就是為了調(diào)節(jié)延時,滿足系統(tǒng)時序設(shè)計要求。設(shè)計者首先要有這樣的認識:蛇形會破壞信號質(zhì)量,改變傳輸延時,布線時要盡量避免使用。
    發(fā)表于 11-19 14:44 ?1224次閱讀
    <b class='flag-5'>PCB設(shè)計</b>布線的<b class='flag-5'>走</b><b class='flag-5'>線</b>技巧