0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電路設(shè)計(jì)中如何防范ESD

454398 ? 來源:羅姆半導(dǎo)體社區(qū) ? 作者:羅姆半導(dǎo)體社區(qū) ? 2023-02-03 12:06 ? 次閱讀

來源:羅姆半導(dǎo)體社區(qū)

手機(jī)數(shù)碼相機(jī)、MP3播放器和PDA等手持設(shè)備的設(shè)計(jì)工程師,正不斷地面臨著在降低整個(gè)系統(tǒng)成本的同時(shí)、又要以更小的體積提供更多功能的挑戰(zhàn)。集成電路設(shè)計(jì)工程師通過在減少硅片空間大小的同時(shí)提高設(shè)備的速度和性能,以此來推動(dòng)這一趨勢。

為了使功能和芯片體積得到優(yōu)化,IC設(shè)計(jì)工程師要不斷地在他們的設(shè)計(jì)中使功能尺寸最小化。然而,要付出什么代價(jià)呢?IC功能尺寸的減少使得器件更易受到ESD電壓的損害。這種趨勢對終端產(chǎn)品的可靠性會產(chǎn)生不利的影響,并且會增加故障的可能性。因此,手持設(shè)備的設(shè)計(jì)工程師就要面對找到一種具有成本效益的ESD解決方案的挑戰(zhàn),這種方案能把電壓箝位到更低水平,以便使那些采用了對ESD越來越敏感的IC的終端產(chǎn)品保持高可靠性。

ESD波形

以系統(tǒng)級的方法來定義典型的ESD事件所采用的最常見的波形,是以其亞納秒上升時(shí)間和高電流電平(參見圖1)為顯著特征的IEC61000-4-2波形。這種波形的規(guī)范要求采用四級ESD量級。大部分設(shè)計(jì)工程師都要求把產(chǎn)品限定到最高級的8kV的接觸放電或15kV的空氣放電。當(dāng)進(jìn)行元器件級測試時(shí),因?yàn)榭諝夥烹姕y試在這樣的小型元器件上是不能重復(fù)的,接觸放電測試則是最適合的測試方式。

ESD方面所需考慮因素

ESD保護(hù)器件的目的是把數(shù)千伏電壓的ESD輸入電壓降低到所保護(hù)的IC所能承受的的安全電壓,并能把電流從IC旁路。雖然所需ESD波形的輸入電壓和電流在過去的幾年沒有出現(xiàn)變化,但要求保護(hù)IC的安全電壓電平卻降低了。過去,IC設(shè)計(jì)在ESD防護(hù)方面更具魯棒性,而且能夠承受更高電壓,因此,在選擇能符合IEC61000-4-2第4級的要求的保護(hù)二極管時(shí)有充分的選擇余地。而對于如今ESD更敏感的IC,設(shè)計(jì)工程師就必須不僅要確保保護(hù)器件能夠符合IEC61000-4-2第4級標(biāo)準(zhǔn),而且還要確保該器件能夠?qū)SD脈沖鉗制到足夠低的電平,從而確保IC不受損壞。在為給定的應(yīng)用選擇最佳保護(hù)器件的時(shí)候,設(shè)計(jì)工程師們必須要考慮到ESD保護(hù)器件能夠把ESD電壓控制到多么低的電平。

選擇最有效的保護(hù)方案

保護(hù)二極管的關(guān)鍵DC指標(biāo)是擊穿電壓、漏電和電容。大部分?jǐn)?shù)據(jù)頁也會說明IEC61000-4-2的最大額定電壓,該電壓指的是二極管在該電壓上不會被ESD沖擊損壞。所存在的問題是,大部分?jǐn)?shù)據(jù)頁中沒有任何針對像ESD這樣的高頻率、高瞬態(tài)電流的箝位電壓方面的信息。可是要詳細(xì)說明,要在IEC61000-4-2規(guī)范中硬性規(guī)定箝位電壓不是一件簡單的事情,這是因?yàn)樵撘?guī)范的初衷是用來檢驗(yàn)系統(tǒng)是否合格,并且頻率是如此高。要把這種規(guī)范來檢驗(yàn)保護(hù)器件,關(guān)鍵的是不僅要檢查保護(hù)二極管是否合格/不合格,還要檢查它能把ESD電壓箝位到多么低的電平。

比較保護(hù)二極管箝位電壓的最好途徑是采用一臺示波器抓取保護(hù)二極管兩端在ESD產(chǎn)生期間內(nèi)的實(shí)際電壓波形。在觀察經(jīng)受IEC61000-4-2標(biāo)準(zhǔn)測試的ESD保護(hù)器件的電壓波形時(shí),通常初始電壓峰值之后緊隨著第二峰值,并且最終電壓將會穩(wěn)定下來。初始峰值是由IEC61000-4-2波形的初始電流峰值和由測試電路中存在的電感所導(dǎo)致的過沖相結(jié)合所造成的。初始峰值的持續(xù)時(shí)間很短,因此限定了傳輸?shù)絀C的能量。圖中曲線上顯示了保護(hù)器件的箝位性能,其位于第一個(gè)過沖之后。應(yīng)該重點(diǎn)關(guān)注第二個(gè)峰值,這是因?yàn)樵摲逯档某掷m(xù)時(shí)間較長,被測IC承受的能量將因此增加。在以下的討論中,箝位電壓被定義為第二峰值的最大電壓。

羅姆的ESD保護(hù)二極管推薦

羅姆的BZX84B10VL齊納二極管具有高可靠性和封裝小的特點(diǎn),適用于ESD保護(hù)電路。

審核編輯黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 二極管
    +關(guān)注

    關(guān)注

    147

    文章

    9530

    瀏覽量

    165537
  • 電路
    +關(guān)注

    關(guān)注

    172

    文章

    5826

    瀏覽量

    171775
  • ESD
    ESD
    +關(guān)注

    關(guān)注

    48

    文章

    1998

    瀏覽量

    172624
收藏 人收藏

    評論

    相關(guān)推薦

    如何在電路設(shè)計(jì)優(yōu)化電阻

    電路設(shè)計(jì)優(yōu)化電阻的使用,可以從以下幾個(gè)方面進(jìn)行: 一、選擇合適的電阻類型和規(guī)格 電阻類型 : 根據(jù)電路的工作頻率選擇合適的電阻類型。例如,在高頻電路
    的頭像 發(fā)表于 10-31 09:30 ?182次閱讀

    元器件在電路設(shè)計(jì)的重要性

    元器件在電路設(shè)計(jì)的重要性是不言而喻的,它們構(gòu)成了電路的基本單元,并決定了電路的功能、性能以及可靠性。以下從幾個(gè)方面詳細(xì)闡述元器件在電路設(shè)計(jì)
    的頭像 發(fā)表于 10-29 16:17 ?164次閱讀

    esd保護(hù)電路為什么加正向的二極管 esd保護(hù)是防止什么對電路板的損壞

    ESD(Electrostatic Discharge,靜電放電)保護(hù)電路中加入正向二極管的原因,主要是基于二極管的電氣特性和其在電路的保護(hù)作用。以下是對
    的頭像 發(fā)表于 10-06 10:58 ?179次閱讀

    求助,關(guān)于LM386芯片內(nèi)ESD保護(hù)電路設(shè)計(jì)和引腳分配情況求解

    2、3輸入引腳和1、7、8控制引腳和5輸出引腳都共用這一個(gè)ESD保護(hù)電路呢? 如能介紹LM386芯片內(nèi)ESD保護(hù)電路設(shè)計(jì)和引腳分配情況,將不勝感激!
    發(fā)表于 09-30 06:22

    ESD保護(hù)電路POWERclamp原理

    ESD(Electrostatic Discharge,靜電放電)保護(hù)電路是電子設(shè)備中非常重要的組成部分,它能夠保護(hù)電子設(shè)備免受靜電放電的損害。POWERclamp是一種常見的ESD保護(hù)電路
    的頭像 發(fā)表于 09-14 14:41 ?894次閱讀

    ESD的3種模型和RF PA ESD保護(hù)方案介紹

    芯樸科技所有5G n77 n77/79 PAMiF LFEM 天線口內(nèi)置IEC ESD保護(hù)電路設(shè)計(jì),無需外加額外ESD保護(hù)電路情況下,都通過 IEC
    的頭像 發(fā)表于 04-24 10:12 ?1095次閱讀
    <b class='flag-5'>ESD</b>的3種模型和RF PA <b class='flag-5'>ESD</b>保護(hù)方案介紹

    干貨 | 電路設(shè)計(jì)如何減少ESD?

    今天給大家分享的是:在電路設(shè)計(jì)和PCB設(shè)計(jì)如何防止ESD損壞設(shè)備。 今天給大家分享的是:在電路設(shè)計(jì)和PCB設(shè)計(jì)如何防止ESD損壞設(shè)備。 在電子行業(yè)
    發(fā)表于 03-26 18:47

    電路設(shè)計(jì)如何減少ESD

    今天給大家分享的是:在電路設(shè)計(jì)和PCB設(shè)計(jì)如何防止ESD損壞設(shè)備。 在電子行業(yè),保護(hù)設(shè)備免受ESD損壞是必須要注意的。靜電放電(ESD)是
    的頭像 發(fā)表于 03-23 16:49 ?769次閱讀
    <b class='flag-5'>電路設(shè)計(jì)</b><b class='flag-5'>中</b>如何減少<b class='flag-5'>ESD</b>?

    什么是esd?esd的危害有哪些

    之一。以下是ESD可能引起的問題: 在集成電路(IC)遭受靜電放電(ESD)的事件,由于放電路徑的電阻極低,通常無法有效抑制放電過程
    的頭像 發(fā)表于 02-16 09:50 ?4906次閱讀

    深入研究電路設(shè)計(jì)的“地”之謎:詳解分類與作用應(yīng)用

    電路設(shè)計(jì),地(Ground)是一個(gè)至關(guān)重要的概念,它承擔(dān)著電路引導(dǎo)電流、穩(wěn)定電壓、保護(hù)設(shè)備等多重職責(zé)。
    的頭像 發(fā)表于 01-10 15:52 ?2013次閱讀
    深入研究<b class='flag-5'>電路設(shè)計(jì)</b><b class='flag-5'>中</b>的“地”之謎:詳解分類與作用應(yīng)用

    電路設(shè)計(jì)的“地”

    電路設(shè)計(jì)的“地”怎么設(shè)計(jì),怎么連接一直是是硬件工程師在設(shè)計(jì)和調(diào)試過程中經(jīng)常會遇到的挑戰(zhàn)之一。雷卯對地簡單闡述如下:一、“地”的種類和作用雷卯在實(shí)際電路設(shè)計(jì),基本上會用到如下三種類型
    的頭像 發(fā)表于 01-04 08:02 ?2062次閱讀
    <b class='flag-5'>電路設(shè)計(jì)</b><b class='flag-5'>中</b>的“地”

    電路設(shè)計(jì)零歐姆電阻的作用

    電路設(shè)計(jì)零歐姆電阻的作用
    的頭像 發(fā)表于 12-07 16:23 ?466次閱讀
    <b class='flag-5'>電路設(shè)計(jì)</b><b class='flag-5'>中</b>零歐姆電阻的作用

    豪威集團(tuán) 天津 招聘模擬電路設(shè)計(jì)工程師

    、OSC等基本模塊設(shè)計(jì),熟悉BCD工藝及其電路設(shè)計(jì)者,將優(yōu)先考慮; 熟悉高壓負(fù)載開關(guān)、過壓保護(hù)、柵極驅(qū)動(dòng),或電源管理芯片等,將優(yōu)先考慮; 熟悉ESD或system ESD或Surge防護(hù)設(shè)計(jì)者,將優(yōu)先
    發(fā)表于 11-30 17:09

    電路設(shè)計(jì),如何正確認(rèn)識磁珠的性能參數(shù)?

    電路設(shè)計(jì),如何正確認(rèn)識磁珠的性能參數(shù)? 磁珠是一種常見的電路元件,廣泛應(yīng)用于濾波器、隔離器和開關(guān)電源等電路設(shè)計(jì)。為了正確認(rèn)識磁珠的性能參
    的頭像 發(fā)表于 11-22 18:18 ?1869次閱讀

    硬件電路設(shè)計(jì)之晶體與晶振電路設(shè)計(jì)

      晶體與晶振在電路設(shè)計(jì)的應(yīng)用十分廣泛,對于數(shù)字電路,一個(gè)穩(wěn)定的時(shí)鐘信號,是系統(tǒng)穩(wěn)定的前提。
    的頭像 發(fā)表于 11-22 10:44 ?2127次閱讀
    硬件<b class='flag-5'>電路設(shè)計(jì)</b>之晶體與晶振<b class='flag-5'>電路設(shè)計(jì)</b>