芯片級(jí)拆解世界第一顆FPGA芯片！

現(xiàn)場(chǎng)可編程門陣列（FPGA）可以實(shí)現(xiàn)任意數(shù)字邏輯，從微處理器到視頻生成器或加密礦機(jī)，一應(yīng)俱全。FPGA由許多邏輯模塊組成，每個(gè)邏輯模塊通常由觸發(fā)器和邏輯功能以及連接邏輯模塊的路由網(wǎng)絡(luò)組成。FPGA的特殊之處在于它是可編程的硬件：您可以重新定義每個(gè)邏輯塊及其之間的連接，用來(lái)構(gòu)建復(fù)雜的數(shù)字電路，而無(wú)需物理上連接各個(gè)門和觸發(fā)器，也不必花費(fèi)設(shè)計(jì)專用集成電路的費(fèi)用。

內(nèi)部裸片顯微照片

FPGA是由Ross Freeman發(fā)明的，他在1984年共同創(chuàng)立了Xilinx，并推出了第一款FPGA--XC2064。這種FPGA比現(xiàn)代FPGA簡(jiǎn)單得多,它只包含64個(gè)邏輯塊，而現(xiàn)代FPGA中的邏輯塊有幾千個(gè)或數(shù)百萬(wàn)個(gè)，但它導(dǎo)致了目前價(jià)值數(shù)十億美元的FPGA產(chǎn)業(yè)。由于其重要性，XC2064被列入芯片名人堂。在這篇博文中，我們對(duì)Xilinx的XC2064進(jìn)行了逆向工程，解釋了它的內(nèi)部電路（上圖）以及 "比特流 "是如何對(duì)它進(jìn)行編程的。

Xilinx XC2064是第一款FPGA芯片

如今，F(xiàn)PGA是采用Verilog或VHDL之類的硬件描述語(yǔ)言編程的，但是當(dāng)時(shí)Xilinx提供了他們自己的開(kāi)發(fā)軟件XACT，運(yùn)行再M(fèi)S-DOS操作系統(tǒng)之下，價(jià)格高達(dá)12,000美元。XACT自然無(wú)法與現(xiàn)在的FPGA開(kāi)發(fā)工具相比，XACT通過(guò)用戶定義了每個(gè)邏輯塊的功能（如下面的屏截圖所示）以及邏輯塊之間的連接，對(duì)連接進(jìn)行布線連接，并生成可加載到FPGA中的比特流文件。

XACT的屏幕截圖。兩個(gè)查找表F和G在屏幕底部實(shí)現(xiàn)邏輯運(yùn)算，上面部分顯示該邏輯的卡諾圖。

通過(guò)位流（具有專有格式的位序列）配置FPGA。如果您查看XC2064的比特流（如下所示），那是令人費(fèi)解的混合模式，這些模式不規(guī)則地重復(fù)，并散布在比特流中。XACT中的功能定義與位流中的數(shù)據(jù)之間沒(méi)有明確的聯(lián)系。但是，研究FPGA的物理電路可以揭示比特流數(shù)據(jù)的結(jié)構(gòu)，并且可以理解。

通過(guò)位流（具有專有格式的位序列）配置FPGA。如果您查看XC2064的比特流（如下所示），那是令人費(fèi)解的混合模式，這些模式不規(guī)則地重復(fù)，并散布在比特流中。XACT中的函數(shù)定義與位流中的數(shù)據(jù)之間沒(méi)有明確的聯(lián)系。但是，研究FPGA的物理電路可以揭示比特流數(shù)據(jù)的結(jié)構(gòu)，并且可以理解。

1 FPGA如何工作？

下圖來(lái)自原始 FPGA 專利，顯示了 FPGA 的基本結(jié)構(gòu)。在此簡(jiǎn)化的 FPGA 中，有 9 個(gè)邏輯塊（藍(lán)色）和 12 個(gè) I/O 引腳?；ミB網(wǎng)絡(luò)將組件連接在一起。通過(guò)設(shè)置互連上的開(kāi)關(guān)（對(duì)角線），邏輯塊相互連接并連接到 I/O 引腳。每個(gè)邏輯元素都可以使用所需的邏輯功能進(jìn)行編程。其結(jié)果是一個(gè)高度可編程的芯片，可以實(shí)現(xiàn)任何適合可用的電路。

FPGA專利顯示通過(guò)互連連接的邏輯塊（LE）

2 CLB：可配置邏輯塊

雖然上圖顯示了九個(gè)可配置邏輯塊（CLB），但 XC2064 有 64 個(gè) CLB。下圖顯示了每個(gè) CLB 的結(jié)構(gòu)。每個(gè) CLB 有四個(gè)輸入（A、B、C、D）和兩個(gè)輸出（X 和 Y）。兩者之間是組合邏輯，可以使用任何所需的邏輯功能進(jìn)行編程。CLB 還包含一個(gè)觸發(fā)器，允許 FPGA 實(shí)現(xiàn)計(jì)數(shù)器、移位寄存器、狀態(tài)機(jī)和其他有狀態(tài)電路。梯形是多路復(fù)用器，可以編程通過(guò)其任何輸入。多路復(fù)用器允許為特定任務(wù)配置 CLB，為觸發(fā)器控件和輸出選擇所需的信號(hào)。

XC2064 中的可配置邏輯塊

您可能想知道組合邏輯如何實(shí)現(xiàn)任意邏輯功能。它會(huì)采用與門、或門、異或門等邏輯嗎？不，它使用一種稱為查找表（LUT）的巧妙技巧，實(shí)際上它包含的是邏輯功能的真值表。例如，三個(gè)變量的功能由其真值表中的 8 行定義。LUT 由 8 位內(nèi)存以及多路復(fù)用電路組成，以選擇正確的值。通過(guò)將值存儲(chǔ)在這 8 位內(nèi)存中，可以實(shí)現(xiàn)任何 3 輸入邏輯功能。

3 互連

FPGA的第二個(gè)關(guān)鍵部分是互連，可以對(duì)其進(jìn)行編程以不同方式連接CLB?；ミB相當(dāng)復(fù)雜，但是粗略的描述是每個(gè)CLB之間有幾個(gè)水平和垂直線段。CLB互連點(diǎn)允許在水平線和垂直線之間建立連接，從而可以創(chuàng)建任意路徑。更復(fù)雜的連接通過(guò)“交換矩陣”（switchmatrices）完成。每個(gè)開(kāi)關(guān)矩陣都有8個(gè)引腳，可以（幾乎）任意方式將它們連接在一起。下圖顯示了XC2064的互連結(jié)構(gòu)，提供了到邏輯塊（青色）和I / O引腳（黃色）的連接。該圖顯示了路由功能的特寫(xiě)。綠色框是8針開(kāi)關(guān)矩陣，而小方塊是可編程的互連點(diǎn)。

XC2064 FPGA具有一個(gè)8 x 8的CLB網(wǎng)格

每個(gè)CLB都有從AA到HH的字母名稱。互連可以將例如塊DC的輸出連接到塊DE的輸入，如下所示。紅線表示路由路徑，紅色小方塊表示已激活的路由點(diǎn)。離開(kāi)模塊DC后，信號(hào)由第一個(gè)路由點(diǎn)定向到8針開(kāi)關(guān)（綠色），該信號(hào)將其引導(dǎo)到另外兩個(gè)路由點(diǎn)和另一個(gè)8針開(kāi)關(guān)。（未顯示未使用的垂直和水平路徑。）請(qǐng)注意，布線相當(dāng)復(fù)雜；即使是這條短路徑，也使用了四個(gè)路由點(diǎn)和兩個(gè)開(kāi)關(guān)。

從塊DC的輸出路由到塊DE的信號(hào)示例

下面的屏幕截圖顯示了 XACT 程序中的路由外觀。黃線指示邏輯塊之間的路由。隨著信號(hào)的加入，挑戰(zhàn)在于如何有效地路由而不使路徑發(fā)生沖突。XACT 軟件包執(zhí)行自動(dòng)路由，但也可以手動(dòng)編輯路由。

XACT 程序的屏幕截圖。此 MS-DOS 程序通過(guò)鍵盤和鼠標(biāo)進(jìn)行控制。 4 Implementation

本文的其余部分討論了XC2064的內(nèi)部電路，從裸片照片中的反向工程。

下圖顯示了XC2064芯片的布局。FPGA的主要部分是8×8的網(wǎng)格。每個(gè)圖塊包含一個(gè)邏輯塊和相鄰的路由電路。盡管圖片顯示將邏輯塊（CLB）顯示為與圍繞它們的路由不同的實(shí)體，但這并不是 FPGA的實(shí)現(xiàn)方式。取而代之的是，每個(gè)邏輯塊和相鄰路由都實(shí)現(xiàn)為單個(gè)實(shí)體，即圖塊。（具體來(lái)說(shuō)，圖塊包括每個(gè)CLB上方和左側(cè)的路由。）

XC2064芯片的布局

I/O模塊圍繞集成電路的邊緣提供與外界的通信。它們連接到小的綠色方形焊盤，該焊盤連接到芯片的外部引腳。裸片被緩沖區(qū)（綠色）劃分：兩個(gè)垂直和兩個(gè)水平。這些緩沖器可放大在電路中傳播很長(zhǎng)距離的信號(hào)，從而減少延遲。垂直移位寄存器（粉紅色）和水平列選擇電路（藍(lán)色）用于將比特流加載到芯片中，如下所述。

5 Tile的內(nèi)部結(jié)構(gòu)

下圖顯示了XC2064中單個(gè)Tile的布局；如上圖所示，該芯片包含64個(gè)這樣的Tile擠在一起。每個(gè)Tile約有40%的面積被保存配置位的內(nèi)存單元（綠色）所占據(jù)。頂部三分之一處通過(guò)兩個(gè)交換矩陣和許多單獨(dú)的路由交換處理互連路由，下面是邏輯塊。邏輯塊的關(guān)鍵部分是輸入的多路復(fù)用器、觸發(fā)器和查找表（LUT）。每個(gè)塊通過(guò)垂直和水平布線連接到相鄰的塊，以實(shí)現(xiàn)互連，電源和接地。配置數(shù)據(jù)位被水平地饋送到存儲(chǔ)單元，而垂直信號(hào)選擇要加載的存儲(chǔ)單元的特定列。

5 晶體管

FPGA由CMOS邏輯實(shí)現(xiàn)，該邏輯由NMOS和PMOS晶體管構(gòu)建。晶體管在FPGA中具有兩個(gè)主要作用。首先，可以將它們組合以形成邏輯門。其次，晶體管被用作信號(hào)通過(guò)的開(kāi)關(guān)，例如以控制路由。在此作用下，該晶體管稱為傳輸晶體管。

MOSFET的結(jié)構(gòu)

下面的裸片照片特寫(xiě)顯示了在顯微鏡下晶體管的外觀。多晶硅柵極是兩個(gè)摻雜硅區(qū)域之間的蛇形線。

FPGA中的MOSFET

6 比特流和配置存儲(chǔ)

XC2064 中的配置信息存儲(chǔ)在配置內(nèi)存單元中。FPGA 的內(nèi)存不是使用 RAM 塊進(jìn)行存儲(chǔ)，而是分布在 160×71 網(wǎng)格中的芯片上，確保每個(gè)位都位于它控制電路旁邊。下圖顯示了配置比特流如何加載到 FPGA 中。比特流被送入從芯片中心（粉紅色）向下運(yùn)行的移位寄存器中。將 71 位加載到移位寄存器中后，列選擇電路（藍(lán)色）將選擇特定的內(nèi)存列，并并行加載到此列中。然后，將接下來(lái)的 71 位加載到移位寄存器中，左側(cè)的下一列將成為所選列。此過(guò)程將重復(fù) FPGA 的所有 160 列，將整個(gè)比特流加載到芯片中。使用移位寄存器可避免大量?jī)?nèi)存尋址電路。

比特流如何加載到 FPGA 中

重要的是，比特流的分布與文件中的分布完全相同：比特流文件中的比特布局與芯片上的物理布局匹配。如下所示，每個(gè)位都存儲(chǔ)在FPGA控制電路的旁邊。因此，比特流文件格式直接由硬件電路的布局確定。例如，當(dāng)由于緩沖電路而在FPGA切片之間存在間隙時(shí)，相同的間隙會(huì)出現(xiàn)在位流中。比特流的內(nèi)容不是圍繞字段，數(shù)據(jù)表或配置塊之類的軟件概念來(lái)設(shè)計(jì)的。了解比特流取決于從硬件角度而非軟件角度進(jìn)行思考。如下所示實(shí)現(xiàn)配置存儲(chǔ)器的每一位。每個(gè)存儲(chǔ)單元均包含兩個(gè)以環(huán)路連接的反相器。該電路具有兩個(gè)穩(wěn)定狀態(tài)，因此可以存儲(chǔ)一個(gè)位：頂部反相器為1，底部反相器為0，反之亦然。為了寫(xiě)入該單元，左側(cè)的傳輸晶體管被激活，使數(shù)據(jù)信號(hào)通過(guò)。數(shù)據(jù)線上的信號(hào)只會(huì)使逆變器過(guò)載，從而寫(xiě)入所需的位。（您也可以使用相同的路徑從FPGA中讀取配置數(shù)據(jù)。）Q和反相Q輸出控制FPGA中所需的功能，例如關(guān)閉路由連接，為查找表提供位，或控制鎖存器電路。（在大多數(shù)情況下，僅使用Q輸出。）

從數(shù)據(jù)表中顯示一個(gè)位配置內(nèi)存的示意圖。Q 是輸出，Q 是倒置輸出。

下圖顯示了存儲(chǔ)單元的物理布局。左圖顯示了八個(gè)存儲(chǔ)單元，其中一個(gè)單元高亮顯示。每條水平數(shù)據(jù)線饋入該行中的所有存儲(chǔ)單元。每列選擇行選擇該列中的所有存儲(chǔ)單元以進(jìn)行寫(xiě)入。中間照片放大了一個(gè)存儲(chǔ)單元的硅和多晶硅晶體管。

7 查找表多路復(fù)用器

如前所述，F(xiàn)PGA通過(guò)使用查找表來(lái)實(shí)現(xiàn)任意邏輯功能。下圖顯示了如何在XC2064中實(shí)現(xiàn)查找表。左側(cè)的八個(gè)值存儲(chǔ)在八個(gè)存儲(chǔ)單元中。四個(gè)多路復(fù)用器根據(jù)A 輸入值選擇每對(duì)值中的一個(gè)。如果 A 為0，則選擇最高值；如果 A 為1，則選擇最低值。接下來(lái)，較大的多路復(fù)用器根據(jù)B 和選擇四個(gè)值之一 C。在這種情況下，結(jié)果是所需的值 A XOR B XOR C。通過(guò)在查找表中放置不同的值，可以根據(jù)需要更改邏輯功能。

使用查找表實(shí)現(xiàn) XOR

每個(gè)多路復(fù)用器都是通過(guò)晶體管來(lái)實(shí)現(xiàn)的。根據(jù)控制信號(hào)，其中一個(gè)傳遞晶體管被激活，將該輸入傳遞到輸出。下圖顯示了LUT電路的一部分，多路復(fù)用了其中的兩個(gè)比特。右邊是兩個(gè)存儲(chǔ)器單元。每一個(gè)比特都要經(jīng)過(guò)一個(gè)反相器進(jìn)行放大，然后經(jīng)過(guò)中間的多路復(fù)用器的傳遞晶體管，選擇其中的一個(gè)比特。

LUT實(shí)現(xiàn)中的電路特寫(xiě) 8 鎖存器

每個(gè)CLB包含一個(gè)觸發(fā)器，允許FPGA實(shí)現(xiàn)鎖存器，狀態(tài)機(jī)和其他有狀態(tài)電路。下圖顯示了觸發(fā)器的實(shí)現(xiàn)。它使用主/輔助設(shè)計(jì)。當(dāng)時(shí)鐘為低電平時(shí)，第一個(gè)多路復(fù)用器讓數(shù)據(jù)進(jìn)入主鎖存器。當(dāng)時(shí)鐘變高時(shí)，多路復(fù)用器關(guān)閉第一個(gè)鎖存器的環(huán)路，并保持該值。（該位通過(guò)“或”門，“與非”門和反相器兩次反轉(zhuǎn)，因此保持不變。）同時(shí)，當(dāng)時(shí)鐘變高時(shí)，輔助鎖存器的多路復(fù)用器從第一個(gè)鎖存器接收該位（請(qǐng)注意，時(shí)鐘已反轉(zhuǎn)）。該值成為觸發(fā)器的輸出。當(dāng)時(shí)鐘變低時(shí)，次級(jí)的多路復(fù)用器關(guān)閉環(huán)路，從而鎖存該位。因此，觸發(fā)器是邊緣敏感的，在時(shí)鐘的上升沿鎖存該值。置位和復(fù)位線強(qiáng)制觸發(fā)器為高電平或低電平。

觸發(fā)器的實(shí)現(xiàn)，箭頭指出了第一個(gè)多路復(fù)用器和兩個(gè)OR-NAND門

9 8-pin 交換矩陣

交換矩陣是一個(gè)重要的路由元件。每個(gè)開(kāi)關(guān)有八個(gè)"引腳"（每側(cè)兩個(gè)），幾乎可以連接任意引腳組合在一起。這允許信號(hào)比單個(gè)路由節(jié)點(diǎn)更靈活地轉(zhuǎn)動(dòng)、拆分或交叉。下圖顯示了四個(gè) CLB （cyan）之間的路由網(wǎng)絡(luò)的一部分。交換矩陣（綠色）可與右側(cè)連接的任意組合連接。請(qǐng)注意，每個(gè)引腳可以連接到其他 7 個(gè)引腳中的 5 個(gè)。例如，引腳 1 可以連接到引腳 3，但無(wú)法連接到引腳 2 或 4。這使得矩陣幾乎是一個(gè)橫欄，有20個(gè)潛在的連接，而不是28個(gè)。

基于Xilinx 可編程門陣列數(shù)據(jù)手冊(cè)，圖7b

開(kāi)關(guān)矩陣由一排傳輸晶體管實(shí)現(xiàn)，該傳輸晶體管由上方和下方的存儲(chǔ)單元控制。晶體管的兩側(cè)是可以通過(guò)該晶體管連接的兩個(gè)開(kāi)關(guān)矩陣引腳。因此，每個(gè)開(kāi)關(guān)矩陣具有20個(gè)相關(guān)聯(lián)的控制位。

每個(gè)圖塊兩個(gè)矩陣產(chǎn)生每個(gè)圖塊40個(gè)控制位的矩陣。下圖顯示了其中一個(gè)存儲(chǔ)單元，該存儲(chǔ)單元連接到下面的傳輸晶體管的長(zhǎng)彎曲柵極。該晶體管控制引腳5和引腳1之間的連接。

因此，與該存儲(chǔ)單元相對(duì)應(yīng)的位流中的位控制引腳5和引腳1之間的開(kāi)關(guān)連接。同樣，其他存儲(chǔ)單元及其相關(guān)晶體管控制其他開(kāi)關(guān)連接。請(qǐng)注意，這些連接的順序不遵循特定的模式。因此，位流位和開(kāi)關(guān)引腳之間的映射是隨機(jī)的。

10 輸入路由

CLB的輸入在位流中使用不同的編碼方案，這由硬件實(shí)現(xiàn)方式解釋。在下圖中，八個(gè)圓圈的節(jié)點(diǎn)是CLB框DD的潛在輸入。

最多只能將一個(gè)節(jié)點(diǎn)配置為輸入，因?yàn)閷蓚€(gè)信號(hào)連接到同一輸入將使它們短路。使用多路復(fù)用器選擇所需的輸入。一個(gè)簡(jiǎn)單的解決方案是使用8路多路復(fù)用器，其中3個(gè)控制位選擇8個(gè)信號(hào)之一。另一個(gè)簡(jiǎn)單的解決方案是使用8個(gè)通過(guò)晶體管，每個(gè)晶體管都有自己的控制信號(hào)，其中一個(gè)選擇所需的信號(hào)。但是，F(xiàn)PGA使用一種混合方法，該方法避免了第一種方法的解碼硬件，但使用了5個(gè)控制信號(hào)，而不是第二種方法所需的8個(gè)控制信號(hào)。

FPGA使用多路復(fù)用器選擇八個(gè)輸入之一 上面的示意圖顯示了FPGA中使用的兩級(jí)多路復(fù)用器方法。在第一階段，控制信號(hào)之一被激活。第二階段從頂部或底部選擇信號(hào)作為輸出。例如，假設(shè)控制信號(hào) B/F 發(fā)送到第一級(jí)，“ ABCD”發(fā)送到第二級(jí)；輸入B是唯一將傳遞到輸出的B。因此，選擇八個(gè)輸入之一需要在比特流中使用5位，并使用5個(gè)存儲(chǔ)單元。

11 結(jié)論

XC2064使用各種高度優(yōu)化的電路來(lái)實(shí)現(xiàn)其邏輯塊和路由。該電路需要緊湊的布局，以適合芯片。即使這樣，XC2064還是一個(gè)非常大的芯片，比當(dāng)時(shí)的微處理器還大，因此一開(kāi)始很難制造，而且要花費(fèi)數(shù)百美元。與現(xiàn)代FPGA相比，XC2064的單元數(shù)量非常少，但是即使如此，它也引發(fā)了革命性的新產(chǎn)品線。

了解XC2064比特流的關(guān)鍵是兩個(gè)概念。首先，F(xiàn)PGA由64個(gè)塊組成，這些塊是將邏輯塊和路由結(jié)合在一起的重復(fù)塊。盡管FPGA被描述為具有被路由包圍的邏輯塊，但這并不是實(shí)現(xiàn)它們的方式。

第二個(gè)概念是，比特流中沒(méi)有抽象。它直接映射到FPGA的二維布局中。因此，只有考慮FPGA的物理布局，比特流才有意義。

責(zé)任編輯：lq