搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫(xiě)文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      為56G/112G SerDes選擇XO/VCXO時(shí)鐘參考時(shí)的設(shè)計(jì)考量

      Silicon Labs ? 來(lái)源：SiliconLabs ? 作者：SiliconLabs ? 2020-11-03 17:13 ? 次閱讀

      Silicon Labs（亦稱“芯科科技”）近日推出“Clock Talk”時(shí)鐘線上系列研討會(huì)的第二場(chǎng)隨選即播中文演講主題“為56G/112GSerDes選擇XO/VCXO時(shí)鐘參考時(shí)的設(shè)計(jì)考量”，提供了中文及英文演說(shuō)版本供用戶選擇。 為56G/112G SerDes選擇XO/VCXO時(shí)鐘參考時(shí)的設(shè)計(jì)考量

      電信、無(wú)線基礎(chǔ)設(shè)施、光學(xué)模塊、廣播視頻、醫(yī)學(xué)成像和其他工業(yè)市場(chǎng)的下一代參考時(shí)鐘要求大量采用FPGA、ASIC和SoC，它們使用56G 或112G SerDes 來(lái)支持更高的數(shù)據(jù)速率和帶寬功能。SerDes 帶寬增加和相關(guān)參考時(shí)鐘的RMS 相位抖動(dòng)要求之間存在直接的相關(guān)性。

      隨著SerDes 速度的增加，參考時(shí)鐘所需的 RMS 相位抖動(dòng)性能隨之減少。在本次網(wǎng)絡(luò)研討會(huì)上，我們概述最新一代FPGA、光學(xué)DSP、相干DSP 和網(wǎng)絡(luò)處理器的參考時(shí)鐘要求，并重點(diǎn)介紹Si54x Ultra Series XO 和 VCXO 產(chǎn)品家族的關(guān)鍵功能，這些功能可確保參考時(shí)鐘RMS 相位抖動(dòng)性能保持在最大限度內(nèi)；從而為系統(tǒng)設(shè)計(jì)者在其系統(tǒng)抖動(dòng)預(yù)算中增加了更多馀欲。

      責(zé)任編輯：lq

      聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
      • FPGA
        +關(guān)注

        關(guān)注

        1625

        文章

        21639

        瀏覽量

        601359
      • 時(shí)鐘
        +關(guān)注

        關(guān)注

        10

        文章

        1716

        瀏覽量

        131296
      • 網(wǎng)絡(luò)處理器

        關(guān)注

        0

        文章

        48

        瀏覽量

        13931

      原文標(biāo)題：Clock Talk中文隨選即播新單元上線－選擇XO/VCXO時(shí)鐘參考的設(shè)計(jì)考量

      文章出處：【微信號(hào)：SiliconLabs，微信公眾號(hào)：Silicon Labs】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

      收藏 人收藏

        評(píng)論

        相關(guān)推薦

        PCM186X在做從模式時(shí)，SCKI和XO,XI不接，使用BCK做時(shí)鐘是否可以？

        請(qǐng)教PCM186X的時(shí)鐘問(wèn)題，PCM186X在做從模式時(shí)，SCKI和XO,XI不接，使用BCK做時(shí)鐘是否可以？
        發(fā)表于 10-23 07:17

        了解高速56G PAM-4串行鏈路的時(shí)鐘需求

        電子發(fā)燒友網(wǎng)站提供《了解高速56G PAM-4串行鏈路的時(shí)鐘需求.pdf》資料免費(fèi)下載
        發(fā)表于 09-23 11:36 ?0次下載
        了解高速<b class='flag-5'>56G</b> PAM-4串行鏈路的<b class='flag-5'>時(shí)鐘</b>需求

        56Gbaud CR6256！400G/800G單多模光模塊及接口的時(shí)鐘提取

        產(chǎn)品描述 聯(lián)訊儀器CR6256是結(jié)構(gòu)緊湊、經(jīng)濟(jì)高效的臺(tái)式高速信號(hào)時(shí)鐘恢復(fù)單元。支持24.33~56.25 Gbaud速率下的NRZ/PAM4信號(hào)時(shí)鐘提取，廣泛應(yīng)用于400G/800G單
        的頭像 發(fā)表于 08-12 17:58 ?200次閱讀
        <b class='flag-5'>56</b>Gbaud CR6256！400<b class='flag-5'>G</b>/800<b class='flag-5'>G</b>單多模光模塊及接口的<b class='flag-5'>時(shí)鐘</b>提取

        AD9694輸入時(shí)鐘低于337.5MHz時(shí)，serdes鎖相環(huán)無(wú)法鎖定怎么解決？

        的值也做了相應(yīng)的改變，請(qǐng)問(wèn)這是什么問(wèn)題呢？ 將0x56e配置成10和50時(shí)，輸入時(shí)鐘分別給300M和150M，內(nèi)部serdes鎖相環(huán)無(wú)法鎖定，時(shí)鐘分頻設(shè)置
        發(fā)表于 06-21 14:27

        TE 112G 產(chǎn)品解決方案，助力“通關(guān)”高速互連挑戰(zhàn)

        Connectivity（以下簡(jiǎn)稱“TE”）的? 112G 產(chǎn)品組合 因此受到了眾多客戶的關(guān)注。TE 112G 產(chǎn)品系列品類齊全，支持標(biāo)準(zhǔn)的形態(tài)和性能要求；同時(shí)，在設(shè)計(jì)上兼顧了可靠性和可升級(jí)性，可支持包括計(jì)算/存儲(chǔ)、高速網(wǎng)絡(luò)和機(jī)器學(xué)習(xí)/人工智能在內(nèi)的應(yīng)用，
        發(fā)表于 04-10 14:34 ?249次閱讀
        TE <b class='flag-5'>112G</b> 產(chǎn)品解決方案，助力“通關(guān)”高速互連挑戰(zhàn)

        高速板材為什么貴？單看這一點(diǎn)你們就明白了！

        的基頻速率，14GHz可以對(duì)應(yīng)25G的nrz信號(hào)，也因?yàn)閷?duì)應(yīng)搭配56G的pam4信號(hào)。而28GHz則對(duì)應(yīng)目前比較top的112G的應(yīng)用了。 如果覺(jué)得無(wú)源的損耗也不是很直觀的話，那我們把損耗轉(zhuǎn)化為時(shí)域的眼
        發(fā)表于 04-09 10:43

        Achronix的FPGA有哪方面的優(yōu)勢(shì)？

        Achronix的Speedster7t支持PCIe Gen5和112G Serdes，而AMD的高端系列Virtex Ultrascale+也僅僅支持到PCIe Gen4，也只在最高端的FPGA中支持到58Gb的GTM，大多數(shù)Virtex Ultrascale+僅僅支持
        發(fā)表于 03-18 10:55 ?271次閱讀
        Achronix的FPGA有哪方面的優(yōu)勢(shì)？

        AMD硅芯片設(shè)計(jì)中112G PAM4串?dāng)_優(yōu)化分析

        在當(dāng)前高速設(shè)計(jì)中，主流的還是PAM4的設(shè)計(jì)，包括當(dāng)前的56G，112G以及接下來(lái)的224G依然還是這樣。突破摩爾定律2.5D和3D芯片的設(shè)計(jì)又給高密度高速率芯片設(shè)計(jì)帶來(lái)了空間。
        發(fā)表于 03-11 14:39 ?913次閱讀
        AMD硅芯片設(shè)計(jì)中<b class='flag-5'>112G</b> PAM4串?dāng)_優(yōu)化分析

        G0B1 iic時(shí)鐘選擇HSI的話，啟動(dòng)HSE也能運(yùn)行是為什么呢？

        G0B1 iic時(shí)鐘選擇HSI的話，啟動(dòng)HSE也能運(yùn)行，是為什么呢
        發(fā)表于 03-08 07:00

        56G QSFP+ SR4光模塊最新解決方案

        科技的不斷發(fā)展推動(dòng)著數(shù)據(jù)傳輸速率需求的增長(zhǎng)，56G QSFP+ SR4光模塊也成為數(shù)據(jù)中心、云計(jì)算、高性能計(jì)算和存儲(chǔ)網(wǎng)絡(luò)等領(lǐng)域通信需求的重要解決方案。本文小易將詳細(xì)介紹這款光模塊的技術(shù)原理、優(yōu)勢(shì)以及應(yīng)用場(chǎng)景。
        的頭像 發(fā)表于 02-23 14:00 ?434次閱讀
        <b class='flag-5'>56G</b> QSFP+ SR4光模塊最新解決方案

        三坐標(biāo)工業(yè)CT掃描儀檢測(cè)高速連接器

        信號(hào)密度、完整性、散熱、功耗等方面帶來(lái)了巨大的挑戰(zhàn)。若要充分發(fā)揮AI硬件算力的效能，破解互連瓶頸的關(guān)鍵就在于高速連接器。未來(lái)的高速傳輸將朝著“56G到112G再到
        的頭像 發(fā)表于 02-20 14:18 ?257次閱讀
        三坐標(biāo)工業(yè)CT掃描儀檢測(cè)高速連接器

        從56G到112G，高速互連帶來(lái)的新挑戰(zhàn)

        在計(jì)算機(jī)系統(tǒng)中，包含了CPU、GPU、內(nèi)存、存儲(chǔ)設(shè)備等組件，這些組件都無(wú)法各自獨(dú)立運(yùn)行，一般需要通過(guò)互連協(xié)議相互連接，進(jìn)行通信和數(shù)據(jù)傳輸，才能夠協(xié)同完成計(jì)算工作。
        發(fā)表于 01-08 15:39 ?1460次閱讀
        從<b class='flag-5'>56G</b>到<b class='flag-5'>112G</b>，高速互連帶來(lái)的新挑戰(zhàn)

        200G InfiniBand HDR線纜和光模塊：為高速網(wǎng)絡(luò)應(yīng)用帶來(lái)新的突破

        InfiniBand作為目前發(fā)展最快的高速互連網(wǎng)絡(luò)技術(shù)之一，具有高帶寬、低延遲和易擴(kuò)展的特點(diǎn)。根據(jù)數(shù)據(jù)傳輸速率的不同可分為SDR（10G）、DDR（25G）、QDR（40G）、FDR（56G
        的頭像 發(fā)表于 12-14 16:27 ?755次閱讀
        200<b class='flag-5'>G</b> InfiniBand HDR線纜和光模塊：<b class='flag-5'>為</b>高速網(wǎng)絡(luò)應(yīng)用帶來(lái)新的突破

        高速 112G 設(shè)計(jì)和通道運(yùn)行裕度

        高速 112G 設(shè)計(jì)和通道運(yùn)行裕度
        的頭像 發(fā)表于 12-05 14:24 ?616次閱讀
        高速 <b class='flag-5'>112G</b> 設(shè)計(jì)和通道運(yùn)行裕度

        自動(dòng)化建模和優(yōu)化112G封裝過(guò)孔 ——封裝Core層過(guò)孔和BGA焊盤區(qū)域的阻抗優(yōu)化

        自動(dòng)化建模和優(yōu)化112G封裝過(guò)孔 ——封裝Core層過(guò)孔和BGA焊盤區(qū)域的阻抗優(yōu)化
        的頭像 發(fā)表于 11-29 15:19 ?992次閱讀
        自動(dòng)化建模和優(yōu)化<b class='flag-5'>112G</b>封裝過(guò)孔 ——封裝Core層過(guò)孔和BGA焊盤區(qū)域的阻抗優(yōu)化