0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于嵌入式CPU Smart Core實(shí)現(xiàn)機(jī)載飛行參數(shù)系統(tǒng)的設(shè)計(jì)

電子設(shè)計(jì) ? 來源:微計(jì)算機(jī)信息 ? 作者:杜軍 ? 2020-11-27 10:29 ? 次閱讀

機(jī)載飛行參數(shù)系統(tǒng)和相關(guān)處理設(shè)備在地勤維護(hù)、飛行事故處理和飛行質(zhì)量評(píng)估等方面發(fā)揮重要的作用。現(xiàn)在隨著飛參設(shè)備使用頻率增加,飛參數(shù)據(jù)卸載設(shè)備型號(hào)多、體積大、故障率高已經(jīng)開始影響飛參的正常使用。

嵌入式技術(shù)的出現(xiàn)給開發(fā)和設(shè)計(jì)具有小型化、通用化、快速化和可靠性高的新型飛參卸載設(shè)備創(chuàng)造有利的技術(shù)條件。利用嵌入式技術(shù)可以提高飛參使用效率;通過簡(jiǎn)化操作步驟,采用與飛參地面處理相結(jié)合,飛參卸載變得更加便捷,設(shè)備可靠性大大增強(qiáng)。

1 嵌入式系統(tǒng)

嵌入式系統(tǒng)把計(jì)算機(jī)直接嵌入到應(yīng)用系統(tǒng)中,融合了計(jì)算機(jī)軟件、硬件、通信半導(dǎo)體技術(shù),是信息技術(shù)的終端產(chǎn)品。嵌入式系統(tǒng)是由嵌入式處理器、操作系統(tǒng)和應(yīng)用軟件組成。形象地說,嵌入式系統(tǒng)采用“量體裁衣”的方法把所需的功能嵌入到各種應(yīng)用系統(tǒng)中,其硬件和軟件都可以根據(jù)需要定制和集成。隨著應(yīng)用形式的不同,可有IP(International Property)級(jí)、芯片級(jí)和模塊級(jí)三種體系結(jié)構(gòu)。

IP 級(jí)把不同單元進(jìn)行集成,各種嵌入式軟件也以IP的方式集成在芯片中;芯片級(jí)是根據(jù)各種IT產(chǎn)品的要求,選用相應(yīng)的處理器芯片(含MCU、DSP、RISC和MPU)、RAM、ROM/ EPROM/ EEPROM/Flash和I/O接口芯片組成操作系統(tǒng),系統(tǒng)軟件也以固件形式固化在磁盤中;模塊級(jí)以X86為處理器構(gòu)成系統(tǒng)模塊。Smart Core 是以Am486為內(nèi)核的嵌入式CPU,完全兼容X86的指令集,具有32位、低功耗等特點(diǎn),又稱為E86體系。Smart Core功能框圖如圖1所示。

2 總體設(shè)計(jì)

手持式通用飛參快速卸載器是依托飛機(jī)裝備的飛行參數(shù)系統(tǒng),采用目前先進(jìn)的嵌入式技術(shù)進(jìn)行開發(fā),重點(diǎn)實(shí)現(xiàn)飛參卸載設(shè)備的小型化、通用化、和性能高的特點(diǎn)。根據(jù)不同型號(hào)飛參的數(shù)據(jù)卸載協(xié)議、接口電路、通訊方式和數(shù)據(jù)記錄方式的不同,采用了Smart Core嵌入式技術(shù),根據(jù)一線使用的實(shí)際情況,在原有設(shè)備的基礎(chǔ)上增加了數(shù)據(jù)預(yù)處理、數(shù)據(jù)備份、數(shù)據(jù)糾錯(cuò)等功能。

基于嵌入式CPU Smart Core實(shí)現(xiàn)機(jī)載飛行參數(shù)系統(tǒng)的設(shè)計(jì)

圖1 Smart core功能框圖

2.1 系統(tǒng)組成

軟件部分是在DOS 操作平臺(tái)下開發(fā)的應(yīng)用程序,包括數(shù)據(jù)卸載軟件、用戶交互軟件、LE屏顯示和控制程序、硬件驅(qū)動(dòng)程序以及其它輔助程序,采用DOS平臺(tái)考慮到采用I/O口讀取12位并行碼,由于Windows系統(tǒng)采用多任務(wù)、多線程機(jī)制,實(shí)際輸出的脈沖幾乎無法捕捉到,不能實(shí)時(shí)檢測(cè)到12位并行碼。而操作系統(tǒng)采用DOS,則可以實(shí)時(shí)檢測(cè)到12位并行碼,以P -300微機(jī)為例,用C語言中的inportb函數(shù)反復(fù)讀取就可以滿足要求。

硬件由Smart Core小系統(tǒng)、矩陣鍵盤管理系統(tǒng)、擴(kuò)展電路和外設(shè)組成。Smart Core小系統(tǒng)是硬件核心部分,是手持式飛參數(shù)據(jù)卸載設(shè)備的CPU,它以DL公司的Smart Core模塊為主,配合相應(yīng)的擴(kuò)展電路組成。在該系統(tǒng)中擴(kuò)展了數(shù)據(jù)存儲(chǔ)卡、16M SDRAM、2個(gè)標(biāo)準(zhǔn)串口和ISA總線接口。在ISA總線基礎(chǔ)上又?jǐn)U展了2M Flash、鍵盤接口、并行口、顯示屏和符合SDLC協(xié)議的串口。矩陣鍵盤管理系統(tǒng)由89C51單片機(jī)、外圍電路和程序組成,用于管理矩陣鍵盤、將矩陣鍵盤轉(zhuǎn)換為PC機(jī)標(biāo)準(zhǔn)PS2格式。該設(shè)備的外設(shè)為薄膜式按鍵和圖形點(diǎn)陣式液晶顯示器。

系統(tǒng)采用大規(guī)模可編程邏輯器件、自編字庫(kù)、信息編排等技術(shù),擴(kuò)展了ISA用戶總線結(jié)構(gòu),通過該總線連接鍵盤、顯示屏、CF卡驅(qū)動(dòng)器和卸載接口等外部設(shè)備。

2.2 系統(tǒng)原理框圖

系統(tǒng)原理框圖如圖2所示。

圖2 系統(tǒng)原理框圖

2.3軟件主要功能

卸載器軟件具有數(shù)據(jù)卸載、通道校驗(yàn)、履歷設(shè)置、飛參自檢、本機(jī)自檢等基礎(chǔ)功能。

2.3.1具備飛參地面站預(yù)處理軟件的功能,包括:數(shù)據(jù)格式轉(zhuǎn)換、履歷信息提煉、數(shù)據(jù)解壓縮等,實(shí)現(xiàn)了數(shù)據(jù)卸載、預(yù)處理一體化,簡(jiǎn)化了地面數(shù)據(jù)卸載和預(yù)處理操作,解決了數(shù)據(jù)轉(zhuǎn)錄的瓶頸問題。

2.3.2增加了數(shù)據(jù)備份功能,在卸載數(shù)據(jù)的同時(shí)可將其備份到數(shù)據(jù)存儲(chǔ)卡中,實(shí)現(xiàn)了飛參數(shù)據(jù)的雙重備份。

2.3.3提供了“數(shù)據(jù)導(dǎo)出”功能,保證卸載器在離位狀態(tài)下,可根據(jù)現(xiàn)場(chǎng)需要,將指定數(shù)據(jù)導(dǎo)出。

3 技術(shù)難點(diǎn)及解決特殊技術(shù)

3.1 嵌入式開發(fā)平臺(tái)的底層驅(qū)動(dòng)

系統(tǒng)采用先進(jìn)的Smart core作為開發(fā)平臺(tái),Smart core開發(fā)出的手持式設(shè)備具有體積小、重量輕、功能強(qiáng)、功耗低、溫度范圍寬和穩(wěn)定性高的優(yōu)點(diǎn)[4]。與其他嵌入式開發(fā)平臺(tái)相比,Smart core更為突出的優(yōu)點(diǎn)是擴(kuò)展CF卡和DOC比較方便。但以Smart core為核心的嵌入式技術(shù)是一項(xiàng)全新的技術(shù),開發(fā)技術(shù)難度較大。在系統(tǒng)設(shè)計(jì)過程中,首先要從Smart core擴(kuò)展出符合ISA規(guī)范的用戶擴(kuò)展總線,這條用戶擴(kuò)展總線是連接Smart core及SDLC通訊協(xié)議接口、顯示接口、鍵盤接口和DOC接口的紐帶。系統(tǒng)采用大規(guī)模可編程邏輯器件CPLD,擴(kuò)展出了符合ISA規(guī)范的用戶擴(kuò)展總線。

3.2 產(chǎn)品的通用化設(shè)計(jì)

現(xiàn)役國(guó)產(chǎn)飛參系列和型號(hào)多,每個(gè)型號(hào)飛參的記錄方式、數(shù)據(jù)記錄格式、卸載模式各不相同,卸載器彼此不通用。通過對(duì)各型機(jī)載飛參設(shè)備進(jìn)行測(cè)試、研究,設(shè)計(jì)出可自動(dòng)識(shí)別飛參型號(hào)的軟件自適應(yīng)接口和可進(jìn)行一體化卸載數(shù)據(jù)的通用轉(zhuǎn)換電路,解決了同一卸載器不能卸載不同型號(hào)飛參數(shù)據(jù)的難題。

3.3 數(shù)據(jù)卸載及處理的快速化設(shè)計(jì)

原飛參卸載器是將機(jī)載飛參數(shù)據(jù)直接拷貝下來,不具備數(shù)據(jù)預(yù)處理功能,飛參數(shù)據(jù)必須由專業(yè)人員帶回飛參處理室,利用專用軟件進(jìn)行解壓、還原后,才能進(jìn)行分析。根據(jù)有關(guān)規(guī)定,飛行日當(dāng)天必須卸載飛參數(shù)據(jù)后進(jìn)行處理,如果按照日出動(dòng)15架飛機(jī),每架飛機(jī)飛行5個(gè)起落計(jì)算,數(shù)據(jù)從卸載到處理結(jié)束,需要14個(gè)小時(shí)。

該卸載器采用數(shù)據(jù)同步預(yù)處理技術(shù),按照地面處理軟件接口的要求,在數(shù)據(jù)卸載的同時(shí),完成數(shù)據(jù)格式轉(zhuǎn)換、履歷信息提煉和數(shù)據(jù)解壓縮等預(yù)處理工作,保證錄入到地面處理系統(tǒng)的數(shù)據(jù)可直接分析,利用該設(shè)備,從數(shù)據(jù)卸載開始至處理結(jié)束,僅用1小時(shí)。

3.4 手持設(shè)備的抗干擾技術(shù)

系統(tǒng)硬件組成復(fù)雜,結(jié)構(gòu)緊湊。系統(tǒng)集成和電路交叉連接產(chǎn)生的空間輻射干擾、外接電源干擾等問題比較突出,為了保證系統(tǒng)的穩(wěn)定性和可靠性,本系統(tǒng)采用了以下抗干擾技術(shù):

3.4.1采用一點(diǎn)接地技術(shù),選擇殼體的接地點(diǎn)作為系統(tǒng)的參考“地點(diǎn)”與飛機(jī)殼體相連,其它電路的接地點(diǎn)都與該點(diǎn)相連。

3.4.2采用綜合屏蔽技術(shù),減小電磁波的輻射干擾。殼體在設(shè)計(jì)加工時(shí),采用進(jìn)口鋁材作為原材料,并進(jìn)行了表面導(dǎo)電陽極化處理,搭鐵電阻小,減小了元器件間的輻射干擾。

3.4.3使用軟件抗干擾技術(shù),采取數(shù)字濾波、指令冗余、標(biāo)志判斷等措施提高系統(tǒng)的穩(wěn)定性,消除程序可能發(fā)生的彈飛、進(jìn)入死循環(huán)或死機(jī)狀態(tài)。

4 結(jié)束語

目前,該設(shè)備已在多個(gè)單位得到成功推廣。按現(xiàn)在飛機(jī)與卸載器配置比例計(jì)算,使用該設(shè)備后,可節(jié)約經(jīng)費(fèi)上千萬元,每年還可節(jié)約維修費(fèi)用近百萬元。一線使用證明,該設(shè)備設(shè)計(jì)新穎,技術(shù)獨(dú)特,攜帶方便,操作簡(jiǎn)單,為飛參專業(yè)發(fā)展開辟了一條嶄新的途徑,提高快速保障能力,具有明顯的軍事和經(jīng)濟(jì)效益。

責(zé)任編輯:gt

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 嵌入式
    +關(guān)注

    關(guān)注

    5060

    文章

    18980

    瀏覽量

    302251
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    10813

    瀏覽量

    210880
  • 計(jì)算機(jī)
    +關(guān)注

    關(guān)注

    19

    文章

    7383

    瀏覽量

    87643
  • 嵌入式CPU
    +關(guān)注

    關(guān)注

    0

    文章

    68

    瀏覽量

    3653
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    基于嵌入式無線CPU短信通信終端系統(tǒng)的設(shè)計(jì)

    本文利用支持語音、短消息SMS ( ShortM es.sage Service)、數(shù)據(jù)通信、傳真等業(yè)務(wù)的嵌入式無線CPU, 結(jié)合已有的單片機(jī)系統(tǒng)通過RS- 232接口連接嵌入式無線
    發(fā)表于 08-02 12:54 ?950次閱讀
    基于<b class='flag-5'>嵌入式</b>無線<b class='flag-5'>CPU</b>短信通信終端<b class='flag-5'>系統(tǒng)</b>的設(shè)計(jì)

    嵌入式的那些事兒

    嵌入式系統(tǒng)。典型代表:智能手機(jī)、工業(yè)機(jī)器人、汽車電子、航空航天(四軸飛行器)、安防監(jiān)控(IPC)等。嵌入式系統(tǒng)的技術(shù)特點(diǎn)低功耗(BLE、zi
    發(fā)表于 02-22 13:38

    基于嵌入式系統(tǒng)硬件平臺(tái)的軟件PLC實(shí)現(xiàn)設(shè)計(jì)

    1嵌入式軟PLC的總體結(jié)構(gòu) 嵌入式軟PLC與嵌入式系統(tǒng)共享一個(gè)CPU,PLC和嵌入式
    發(fā)表于 06-19 06:20

    什么是嵌入式系統(tǒng)?嵌入式系統(tǒng)的特點(diǎn)

    目錄一、什么是嵌入式系統(tǒng)1、嵌入式系統(tǒng)的特點(diǎn):2、嵌入式系統(tǒng)的軟件組成:軟件(含驅(qū)動(dòng)、OS、應(yīng)用
    發(fā)表于 12-22 07:32

    嵌入式系統(tǒng)開發(fā)圣經(jīng)

    嵌入式系統(tǒng)開發(fā)圣經(jīng)的內(nèi)容: 第1章 嵌入式系統(tǒng)的介紹第2章 嵌入式SoC硬件系統(tǒng)概論第3章
    發(fā)表于 07-25 17:39 ?48次下載
    <b class='flag-5'>嵌入式</b><b class='flag-5'>系統(tǒng)</b>開發(fā)圣經(jīng)

    嵌入式CPU指令Cache的設(shè)計(jì)與實(shí)現(xiàn)

    針對(duì)嵌入式CPU 指令處理速度與存儲(chǔ)器指令存取速度不匹配問題,本文基于FPGA 設(shè)計(jì)并實(shí)現(xiàn)了可以有效解決這一問題的指令Cache。根據(jù)嵌入式五級(jí)流水線
    發(fā)表于 08-05 14:27 ?36次下載

    Qtopia Core嵌入式Linux上的移植及應(yīng)用

    良好的人機(jī)接口界面(GUI)是嵌入式系統(tǒng)設(shè)計(jì)的一個(gè)關(guān)鍵技術(shù),針對(duì)嵌入式軟件開發(fā)中對(duì)快速有效地構(gòu)建GUI 應(yīng)用的迫切需求,分析了嵌入式Linux 下流行的GUI
    發(fā)表于 01-13 16:19 ?19次下載

    基于ARM的嵌入式系統(tǒng)及SNMP的設(shè)計(jì)與實(shí)現(xiàn)

    基于ARM的嵌入式系統(tǒng)及SNMP的設(shè)計(jì)與實(shí)現(xiàn)隨著Internet的發(fā)展和后PC時(shí)代的到來,嵌入式系統(tǒng)成為當(dāng)前IT產(chǎn)業(yè)的焦點(diǎn)之一,呈現(xiàn)了巨大的
    發(fā)表于 02-10 15:12 ?39次下載

    如何用FPGA實(shí)現(xiàn)嵌入式系統(tǒng)

    如何用FPGA實(shí)現(xiàn)嵌入式系統(tǒng) 一、概述 ??? 在許多領(lǐng)域中廣泛應(yīng)用的嵌入式計(jì)算系統(tǒng)(簡(jiǎn)稱為嵌入式
    發(fā)表于 04-02 23:48 ?7707次閱讀
    如何用FPGA<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>嵌入式</b><b class='flag-5'>系統(tǒng)</b>

    基于FPGA的嵌入式CPU的VHDL建模和設(shè)計(jì)

    目前,基于FPGA 的嵌入式CPU核的設(shè)計(jì)已成為SOC設(shè)計(jì)的重要部分.提出一種嵌入式CPU核的VHDI 行為建模方法,與傳統(tǒng)的基于電路結(jié)構(gòu)建模的CP
    發(fā)表于 06-27 16:00 ?75次下載
    基于FPGA的<b class='flag-5'>嵌入式</b><b class='flag-5'>CPU</b>的VHDL建模和設(shè)計(jì)

    一種帶Cache的嵌入式CPU的設(shè)計(jì)與實(shí)現(xiàn)

    基于FPGA平臺(tái)實(shí)現(xiàn)嵌入式RISC CPU的設(shè)計(jì)。根據(jù)項(xiàng)目要求,實(shí)現(xiàn)指令集為MIPS CPU指令集的一個(gè)子集,分析指令處理過程,構(gòu)建了
    發(fā)表于 09-26 14:24 ?1231次閱讀
    一種帶Cache的<b class='flag-5'>嵌入式</b><b class='flag-5'>CPU</b>的設(shè)計(jì)與<b class='flag-5'>實(shí)現(xiàn)</b>

    使用ARM核設(shè)計(jì)實(shí)現(xiàn)嵌入式CPU的AHB接口說明

    本文分析了基于芯核的嵌入式CPU 設(shè)計(jì)的特點(diǎn),提出了設(shè)計(jì)基于ARM 核的嵌入式CPU內(nèi)AHB 接口存在的空洞問題。結(jié)合體系的設(shè)計(jì),給出了通過改進(jìn)AHB 總線解決這些空洞的方法。最后討論
    發(fā)表于 10-18 16:13 ?3次下載
    使用ARM核設(shè)計(jì)<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>嵌入式</b><b class='flag-5'>CPU</b>的AHB接口說明

    FPGA實(shí)現(xiàn)嵌入式系統(tǒng)

    FPGA實(shí)現(xiàn)嵌入式系統(tǒng)(嵌入式開發(fā)報(bào)班哪個(gè)好)-該文檔為FPGA實(shí)現(xiàn)嵌入式
    發(fā)表于 07-30 09:13 ?12次下載
    FPGA<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>嵌入式</b><b class='flag-5'>系統(tǒng)</b>

    嵌入式操作系統(tǒng)FreeRTOS的原理實(shí)現(xiàn)

    嵌入式操作系統(tǒng)FreeRTOS的原理實(shí)現(xiàn)(嵌入式開發(fā)工具使用實(shí)驗(yàn)報(bào)告)-嵌入式操作系統(tǒng)FreeR
    發(fā)表于 07-30 12:03 ?31次下載
    <b class='flag-5'>嵌入式</b>操作<b class='flag-5'>系統(tǒng)</b>FreeRTOS的原理<b class='flag-5'>實(shí)現(xiàn)</b>

    基于ARM的FPGA嵌入式系統(tǒng)實(shí)現(xiàn)

    基于ARM的FPGA嵌入式系統(tǒng)實(shí)現(xiàn)(嵌入式開發(fā)工作怎么這么難找)-該文檔為基于ARM的FPGA嵌入式系統(tǒng)
    發(fā)表于 07-30 13:03 ?15次下載
    基于ARM的FPGA<b class='flag-5'>嵌入式</b><b class='flag-5'>系統(tǒng)</b><b class='flag-5'>實(shí)現(xiàn)</b>