0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Versal ACAP:精簡(jiǎn)設(shè)計(jì)進(jìn)程的最佳實(shí)踐

YCqV_FPGA_EETre ? 來(lái)源:FPGA開(kāi)發(fā)圈 ? 作者:FPGA開(kāi)發(fā)圈 ? 2021-05-31 11:27 ? 次閱讀

隨著AI、大數(shù)據(jù)、云計(jì)算等技術(shù)在各行各業(yè)廣泛應(yīng)用

相應(yīng)的設(shè)計(jì)結(jié)構(gòu)和設(shè)計(jì)內(nèi)容也變得日益復(fù)雜

目前的應(yīng)用開(kāi)發(fā)速度已無(wú)法滿足企業(yè)的需求

如何簡(jiǎn)化設(shè)計(jì)進(jìn)程,提高應(yīng)用開(kāi)發(fā)效率

成為當(dāng)下亟需解決的問(wèn)題

賽靈思 Versal 自適應(yīng)計(jì)算加速平臺(tái)的設(shè)計(jì)方法論

是幫助精簡(jiǎn) Versal 器件設(shè)計(jì)進(jìn)程的一整套最佳實(shí)踐

遵循這些步驟和最佳實(shí)踐進(jìn)行操作

將有助于以最快且最高效的方式實(shí)現(xiàn)期望的設(shè)計(jì)目標(biāo)

多計(jì)算引擎支持不同系統(tǒng)設(shè)計(jì)類型

Versal ACAP 屬于異構(gòu)計(jì)算平臺(tái),具有多個(gè)計(jì)算引擎。在 Versal ACAP 上可映射各種應(yīng)用,包括對(duì)無(wú)線系統(tǒng)、機(jī)器學(xué)習(xí)推斷和視頻處理算法進(jìn)行信號(hào)處理。除了多個(gè)計(jì)算引擎外,Versal ACAP 還可使用高速串行 I/O、片上網(wǎng)絡(luò) (NoC)、 DDR4/LPDDR4 存儲(chǔ)器控制器和多重速率以太網(wǎng)介質(zhì)訪問(wèn)控制器 (MRMAC) 來(lái)提供超高系統(tǒng)帶寬。Versal 器件分類為 Versal Prime 系列、Premium 系列和 AI Core 系列。

下圖顯示了每種 Versal 器件系列所支持的不同系統(tǒng)設(shè)計(jì)類型和設(shè)計(jì)流程。

11e3ce5e-bf86-11eb-9e57-12bb97331649.jpg

圖:系統(tǒng)設(shè)計(jì)類型

適用所有系統(tǒng)的設(shè)計(jì)流程

系統(tǒng)設(shè)計(jì)方法論要求基于目標(biāo)應(yīng)用明確所有系統(tǒng)要求。其中包括識(shí)別具有正確特性(例如,DDRMC IP 數(shù)量、AI 引擎 等)的相應(yīng) Versal 器件。您還必須考量功耗和發(fā)熱要求。選擇相應(yīng)的器件后,下一步即可著手系統(tǒng)設(shè)計(jì),包括在器件上進(jìn)行目標(biāo)應(yīng)用的軟硬件協(xié)同設(shè)計(jì)、系統(tǒng)驗(yàn)證以及初始化和調(diào)試。

為確保充分利用 Versal ACAP 中可用的多種多樣的計(jì)算元件,并使用最高效的實(shí)現(xiàn)流程,賽靈思建議采用下圖所示的系統(tǒng)設(shè)計(jì)方法論流程,此流程適用于所有系統(tǒng)設(shè)計(jì)類型。

1224d30e-bf86-11eb-9e57-12bb97331649.jpg

圖:系統(tǒng)設(shè)計(jì)方法流程

系統(tǒng)設(shè)計(jì)時(shí)的考慮因素

合理可行的設(shè)計(jì)流程解決方案需要將各種關(guān)鍵變量考慮在內(nèi),在僅限硬件的系統(tǒng)設(shè)計(jì)中,關(guān)鍵注意事項(xiàng)之一設(shè)計(jì)中的數(shù)據(jù)流。通常這些設(shè)計(jì)都具有下列組件:

? 多個(gè)高速 I/O 接口

? 內(nèi)部數(shù)據(jù)緩沖和存儲(chǔ),具有由片上 RAM 和外部 DDR 存儲(chǔ)器組成的存儲(chǔ)器層級(jí)

? 內(nèi)部數(shù)據(jù)處理邏輯

對(duì)于能夠處理外部和內(nèi)部流量帶寬和時(shí)延要求的設(shè)計(jì),為其創(chuàng)建 DDRMC-NoC 配置至關(guān)重要。賽靈思建議先執(zhí)行流量分析以評(píng)估并最終明確流量,然后再繼續(xù)執(zhí)行設(shè)計(jì)的整體集成和實(shí)現(xiàn)階段。除此以外,報(bào)告中還涵蓋了嵌入式系統(tǒng)設(shè)計(jì)值得考量的特殊注意事項(xiàng),根據(jù)隨附的是嵌入式系統(tǒng)還是服務(wù)器系統(tǒng),每個(gè)步驟所面臨的難題也不盡相同。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 存儲(chǔ)器
    +關(guān)注

    關(guān)注

    38

    文章

    7435

    瀏覽量

    163522
  • 數(shù)據(jù)
    +關(guān)注

    關(guān)注

    8

    文章

    6819

    瀏覽量

    88746
  • RAM
    RAM
    +關(guān)注

    關(guān)注

    8

    文章

    1364

    瀏覽量

    114445
  • DDR
    DDR
    +關(guān)注

    關(guān)注

    11

    文章

    705

    瀏覽量

    65170
  • AI
    AI
    +關(guān)注

    關(guān)注

    87

    文章

    29822

    瀏覽量

    268111

原文標(biāo)題:用戶指南 | Versal ACAP:精簡(jiǎn)設(shè)計(jì)進(jìn)程的最佳實(shí)踐

文章出處:【微信號(hào):FPGA-EETrend,微信公眾號(hào):FPGA開(kāi)發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    4G模組之UDP應(yīng)用的最佳實(shí)踐!

    今天說(shuō)的是4G模組之UDP應(yīng)用,展示最佳實(shí)踐,送你參考。
    的頭像 發(fā)表于 11-08 09:24 ?92次閱讀
    4G模組之UDP應(yīng)用的<b class='flag-5'>最佳</b><b class='flag-5'>實(shí)踐</b>!

    MES系統(tǒng)的最佳實(shí)踐案例

    效率、降低成本、保證產(chǎn)品質(zhì)量。 MES系統(tǒng)的最佳實(shí)踐案例 引言 在當(dāng)今競(jìng)爭(zhēng)激烈的制造業(yè)環(huán)境中,企業(yè)必須不斷尋求創(chuàng)新和改進(jìn)的方法來(lái)保持競(jìng)爭(zhēng)力。MES系統(tǒng)作為一種關(guān)鍵的信息技術(shù)工具,已經(jīng)被廣泛應(yīng)用于各種制造行業(yè),以實(shí)現(xiàn)生產(chǎn)過(guò)程的優(yōu)化和管理。本文將探討MES系統(tǒng)的
    的頭像 發(fā)表于 10-27 09:33 ?452次閱讀

    邊緣計(jì)算架構(gòu)設(shè)計(jì)最佳實(shí)踐

    邊緣計(jì)算架構(gòu)設(shè)計(jì)最佳實(shí)踐涉及多個(gè)方面,以下是一些關(guān)鍵要素和最佳實(shí)踐建議: 一、核心組件與架構(gòu)設(shè)計(jì) 邊緣設(shè)備與網(wǎng)關(guān) 邊緣設(shè)備 :包括各種嵌入式設(shè)備、傳感器、智能手機(jī)、智能攝像頭等,負(fù)責(zé)采
    的頭像 發(fā)表于 10-24 14:17 ?308次閱讀

    云計(jì)算平臺(tái)的最佳實(shí)踐

    云計(jì)算平臺(tái)的最佳實(shí)踐涉及多個(gè)方面,以確保高效、安全、可擴(kuò)展和成本優(yōu)化的云環(huán)境。以下是一些關(guān)鍵的最佳實(shí)踐: 一、云成本優(yōu)化 詳細(xì)分析云使用情況 :通過(guò)細(xì)致的監(jiān)控和分析,識(shí)別低ROI(投資
    的頭像 發(fā)表于 10-24 09:17 ?278次閱讀

    TMCS110x 布局挑戰(zhàn)和最佳實(shí)踐

    電子發(fā)燒友網(wǎng)站提供《TMCS110x 布局挑戰(zhàn)和最佳實(shí)踐.pdf》資料免費(fèi)下載
    發(fā)表于 09-12 09:23 ?0次下載
    TMCS110x 布局挑戰(zhàn)和<b class='flag-5'>最佳</b><b class='flag-5'>實(shí)踐</b>

    衰減 AMC3301 系列輻射發(fā)射 EMI 的最佳實(shí)踐

    電子發(fā)燒友網(wǎng)站提供《衰減 AMC3301 系列輻射發(fā)射 EMI 的最佳實(shí)踐.pdf》資料免費(fèi)下載
    發(fā)表于 09-11 09:59 ?0次下載
    衰減 AMC3301 系列輻射發(fā)射 EMI 的<b class='flag-5'>最佳</b><b class='flag-5'>實(shí)踐</b>

    毫米波雷達(dá)器件的放置和角度最佳實(shí)踐應(yīng)用

    電子發(fā)燒友網(wǎng)站提供《毫米波雷達(dá)器件的放置和角度最佳實(shí)踐應(yīng)用.pdf》資料免費(fèi)下載
    發(fā)表于 09-09 09:57 ?1次下載
    毫米波雷達(dá)器件的放置和角度<b class='flag-5'>最佳</b><b class='flag-5'>實(shí)踐</b>應(yīng)用

    電機(jī)驅(qū)動(dòng)器電路板布局的最佳實(shí)踐

    電子發(fā)燒友網(wǎng)站提供《電機(jī)驅(qū)動(dòng)器電路板布局的最佳實(shí)踐.pdf》資料免費(fèi)下載
    發(fā)表于 09-05 11:33 ?10次下載
    電機(jī)驅(qū)動(dòng)器電路板布局的<b class='flag-5'>最佳</b><b class='flag-5'>實(shí)踐</b>

    MSP430 FRAM技術(shù)–使用方法和最佳實(shí)踐

    電子發(fā)燒友網(wǎng)站提供《MSP430 FRAM技術(shù)–使用方法和最佳實(shí)踐.pdf》資料免費(fèi)下載
    發(fā)表于 08-23 09:23 ?0次下載
    MSP430 FRAM技術(shù)–使用方法和<b class='flag-5'>最佳</b><b class='flag-5'>實(shí)踐</b>

    RTOS開(kāi)發(fā)最佳實(shí)踐

    基于RTOS編寫應(yīng)用程序時(shí),有一些要注意事項(xiàng)。在本節(jié)中,您將學(xué)習(xí)RTOS開(kāi)發(fā)最佳實(shí)踐,例如POSIX合規(guī)性、安全性和功能安全認(rèn)證。
    的頭像 發(fā)表于 08-20 11:24 ?372次閱讀

    ALINX VERSAL SOM產(chǎn)品介紹

    近日,2024 AMD Adaptive Computing Summit(AMD ACS)在深圳舉行,芯驛電子應(yīng)邀出席作主題分享:《ALINX 基于 Versal 系列硬件解決方案》,闡述了 ALINX 模塊化產(chǎn)品設(shè)計(jì)理念,展示基于 Versal 系列芯片開(kāi)發(fā)的新品及后
    的頭像 發(fā)表于 08-05 10:33 ?568次閱讀

    熱烈恭賀|開(kāi)盛暉騰入圍APEC?ESCI最佳實(shí)踐獎(jiǎng)候選

    喜訊!固德威智慧能源合作伙伴開(kāi)盛暉騰成功入圍APEC能源智慧社區(qū)倡議最佳實(shí)踐獎(jiǎng)候選名單。在智能電網(wǎng)類中,全國(guó)僅4個(gè)項(xiàng)目入圍! 04:3 APEC ESCI是于2010年由亞太經(jīng)濟(jì)合作組織
    的頭像 發(fā)表于 04-29 17:31 ?363次閱讀
    熱烈恭賀|開(kāi)盛暉騰入圍APEC?ESCI<b class='flag-5'>最佳</b><b class='flag-5'>實(shí)踐</b>獎(jiǎng)候選

    在Vivado中構(gòu)建AMD Versal可擴(kuò)展嵌入式平臺(tái)示例設(shè)計(jì)流程

    為了應(yīng)對(duì)無(wú)線波束形成、大規(guī)模計(jì)算和機(jī)器學(xué)習(xí)推斷等新一代應(yīng)用需求的非線性增長(zhǎng),AMD 開(kāi)發(fā)了一項(xiàng)全新的創(chuàng)新處理技術(shù) AI 引擎,片內(nèi)集成該AI Engine的FPGA系列是Versal? 自適應(yīng)計(jì)算加速平臺(tái) (ACAP) 。
    的頭像 發(fā)表于 04-09 15:14 ?1308次閱讀
    在Vivado中構(gòu)建AMD <b class='flag-5'>Versal</b>可擴(kuò)展嵌入式平臺(tái)示例設(shè)計(jì)流程

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之 Versal 介紹(2)

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之 Versal 介紹,以及Versal 芯片開(kāi)發(fā)流程的簡(jiǎn)介。
    的頭像 發(fā)表于 03-07 16:03 ?940次閱讀
    【ALINX 技術(shù)分享】AMD <b class='flag-5'>Versal</b> AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之 <b class='flag-5'>Versal</b> 介紹(2)

    Versal 自適應(yīng)SoC設(shè)計(jì)指南

    電子發(fā)燒友網(wǎng)站提供《Versal 自適應(yīng)SoC設(shè)計(jì)指南.pdf》資料免費(fèi)下載
    發(fā)表于 12-14 16:22 ?1次下載
    <b class='flag-5'>Versal</b> 自適應(yīng)SoC設(shè)計(jì)指南