0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA扇出太多引起的時(shí)序問(wèn)題

FPGA設(shè)計(jì)論壇 ? 來(lái)源:CSDN博客 ? 作者:多喝hot水 ? 2021-10-25 16:30 ? 次閱讀

1.扇出太多引起的時(shí)序問(wèn)題。

信號(hào)驅(qū)動(dòng)非常大,扇出很大,需要增加驅(qū)動(dòng)能力,如果單純考慮驅(qū)動(dòng)能力可以嘗試增加buffer來(lái)解決驅(qū)動(dòng)能力,但在插入buffer的同時(shí)增加了route的延時(shí),容易出現(xiàn)時(shí)序報(bào)告評(píng)分問(wèn)題。

解決該問(wèn)題常用方法為進(jìn)行驅(qū)動(dòng)信號(hào)邏輯復(fù)制,即對(duì)扇出很大的信號(hào)產(chǎn)生邏輯進(jìn)行多次復(fù)制,生成多路同頻同相的信號(hào)去驅(qū)動(dòng)下級(jí)邏輯電路。保證了時(shí)延同時(shí)也增大了驅(qū)動(dòng)能力。但是該方法在使用過(guò)程中可以和buffer一起使用,平衡資源利用率和時(shí)延,防止資源分配不均或者時(shí)序考慮不周。

解決該問(wèn)題常用方法為進(jìn)行驅(qū)動(dòng)信號(hào)邏輯復(fù)制,即對(duì)扇出很大的信號(hào)產(chǎn)生邏輯進(jìn)行多次復(fù)制,生成多路同頻同相的信號(hào)去驅(qū)動(dòng)下級(jí)邏輯電路。保證了時(shí)延同時(shí)也增大了驅(qū)動(dòng)能力。但是該方法在使用過(guò)程中可以和buffer一起使用,平衡資源利用率和時(shí)延,防止資源分配不均或者時(shí)序考慮不周。

2.對(duì)于時(shí)鐘頻率要求較高導(dǎo)致的上升沿下降沿對(duì)不同的寄存器操作的問(wèn)題。

首先分析該問(wèn)題產(chǎn)生原因,如果上升沿下降沿都使用,就相當(dāng)于是電平觸發(fā),電平觸發(fā)比時(shí)鐘沿觸發(fā)更容易受到干擾,所以一般不同時(shí)對(duì)一個(gè)時(shí)鐘的上升沿和下降沿分別對(duì)不同的寄存器操作。

1)將時(shí)鐘通過(guò)MMC或者PLL產(chǎn)生180相移產(chǎn)生新的時(shí)鐘,新的始終的上升沿就是原時(shí)鐘的下降沿,從而實(shí)現(xiàn)都為上升沿觸發(fā)。

2)使用全局時(shí)鐘資源中的INV實(shí)現(xiàn)對(duì)原時(shí)鐘信號(hào)取反,然后新的時(shí)鐘信號(hào)的上升沿就是原時(shí)鐘的下降沿。

另外對(duì)于其他方法要思考,比如對(duì)原時(shí)鐘信號(hào)進(jìn)行倍頻實(shí)現(xiàn)上升沿下降沿均為上升沿,這個(gè)方法直接提升系統(tǒng)時(shí)鐘速率一倍,如果不是時(shí)鐘速度太高這個(gè)上升沿下降沿問(wèn)題也不會(huì)出現(xiàn)了,故,該方法暫不考慮。還有就是對(duì)于時(shí)鐘的使用一定要使用PLL或者M(jìn)MC這些專(zhuān)門(mén)的時(shí)鐘內(nèi)核生成。

另外對(duì)于其他方法要思考,比如對(duì)原時(shí)鐘信號(hào)進(jìn)行倍頻實(shí)現(xiàn)上升沿下降沿均為上升沿,這個(gè)方法直接提升系統(tǒng)時(shí)鐘速率一倍,如果不是時(shí)鐘速度太高這個(gè)上升沿下降沿問(wèn)題也不會(huì)出現(xiàn)了,故,該方法暫不考慮。還有就是對(duì)于時(shí)鐘的使用一定要使用PLL或者M(jìn)MC這些專(zhuān)門(mén)的時(shí)鐘內(nèi)核生成。

3.布局太差導(dǎo)致的布線延遲太高問(wèn)題

布線延遲太高問(wèn)題一般有兩種情況:

1)一種是布線扇出太多導(dǎo)致的問(wèn)題,另外再對(duì)扇出太多補(bǔ)充一點(diǎn),扇出太多而增加buffer提高驅(qū)動(dòng)能力,而普通I/O信號(hào)或片內(nèi)信號(hào)進(jìn)入BUFG到從BUFG輸出,有大約10ns的固定時(shí)延,但是BUFG到片內(nèi)所有單元的延時(shí)可以忽略為0ns。這個(gè)問(wèn)題在上篇中已經(jīng)給出了解決方案,也就是通過(guò)邏輯復(fù)制的方法解決。

2)就是今天要說(shuō)的問(wèn)題,就是本身各種信號(hào)扇出并不多,邏輯時(shí)間也不是很大,但是布線延遲很大,這種問(wèn)題就是布局太差的問(wèn)題。

相應(yīng)的解決方案有:通過(guò)ISE布局工具中調(diào)整布局的努力程度(effort level),特別努力程度(extra effort),MPPR選項(xiàng),實(shí)在不行的話就嘗試使用Flootplanner相對(duì)區(qū)域約束重新對(duì)設(shè)計(jì)進(jìn)行布局規(guī)劃。

4.就是出現(xiàn)邏輯級(jí)數(shù)過(guò)多情況

也就是邏輯計(jì)算時(shí)間比較大,這種情況一般不屬于時(shí)序問(wèn)題,而屬于程序編寫(xiě)問(wèn)題,盡量不要嵌套IF ELSE語(yǔ)句或者CASE語(yǔ)句嵌套,能用CASE語(yǔ)句盡量不用IF ELSE語(yǔ)句,還有就是在使用IF 語(yǔ)句和CASE語(yǔ)句時(shí)注意防止產(chǎn)生不必要的鎖存器。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1625

    文章

    21624

    瀏覽量

    601245
  • 驅(qū)動(dòng)
    +關(guān)注

    關(guān)注

    12

    文章

    1820

    瀏覽量

    85110
  • 時(shí)鐘
    +關(guān)注

    關(guān)注

    10

    文章

    1714

    瀏覽量

    131277

原文標(biāo)題:FPGA時(shí)序問(wèn)題與解決方法

文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高速ADC與FPGA的LVDS數(shù)據(jù)接口中避免時(shí)序誤差的設(shè)計(jì)考慮

    電子發(fā)燒友網(wǎng)站提供《高速ADC與FPGA的LVDS數(shù)據(jù)接口中避免時(shí)序誤差的設(shè)計(jì)考慮.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 09:50 ?4次下載
    高速ADC與<b class='flag-5'>FPGA</b>的LVDS數(shù)據(jù)接口中避免<b class='flag-5'>時(shí)序</b>誤差的設(shè)計(jì)考慮

    FPGA電源時(shí)序控制

    電子發(fā)燒友網(wǎng)站提供《FPGA電源時(shí)序控制.pdf》資料免費(fèi)下載
    發(fā)表于 08-26 09:25 ?0次下載
    <b class='flag-5'>FPGA</b>電源<b class='flag-5'>時(shí)序</b>控制

    傳感器陣列扇出技術(shù)和實(shí)現(xiàn)

    電子發(fā)燒友網(wǎng)站提供《傳感器陣列扇出技術(shù)和實(shí)現(xiàn).pdf》資料免費(fèi)下載
    發(fā)表于 08-23 09:47 ?0次下載
    傳感器陣列<b class='flag-5'>扇出</b>技術(shù)和實(shí)現(xiàn)

    深度解析FPGA中的時(shí)序約束

    建立時(shí)間和保持時(shí)間是FPGA時(shí)序約束中兩個(gè)最基本的概念,同樣在芯片電路時(shí)序分析中也存在。
    的頭像 發(fā)表于 08-06 11:40 ?520次閱讀
    深度解析<b class='flag-5'>FPGA</b>中的<b class='flag-5'>時(shí)序</b>約束

    FPGA時(shí)序課件下載

    方便FPGA愛(ài)好者學(xué)習(xí)
    發(fā)表于 07-12 11:45 ?0次下載

    FPGA 高級(jí)設(shè)計(jì):時(shí)序分析和收斂

    今天給大俠帶來(lái)FPGA 高級(jí)設(shè)計(jì):時(shí)序分析和收斂,話不多說(shuō),上貨。 這里超鏈接一篇之前的STA的文章,僅供各位大俠參考。 FPGA STA(靜態(tài)時(shí)序分析) 什么是靜態(tài)
    發(fā)表于 06-17 17:07

    FPGA工程的時(shí)序約束實(shí)踐案例

    詳細(xì)的原時(shí)鐘時(shí)序、數(shù)據(jù)路徑時(shí)序、目標(biāo)時(shí)鐘時(shí)序的各延遲數(shù)據(jù)如下圖所示。值得注意的是數(shù)據(jù)路徑信息,其中包括Tco延遲和布線延遲,各級(jí)累加之后得到總的延遲時(shí)間。
    發(fā)表于 04-29 10:39 ?631次閱讀
    <b class='flag-5'>FPGA</b>工程的<b class='flag-5'>時(shí)序</b>約束實(shí)踐案例

    請(qǐng)問(wèn)FSMC總線扇入扇出怎么計(jì)算?

    FSMC 總線扇入扇出怎么計(jì)算?
    發(fā)表于 04-28 06:22

    淺析扇出封裝和SiP的RDL改進(jìn)與工藝流程

    如今,再分布層(RDL)在高級(jí)封裝方案中得到了廣泛應(yīng)用,包括扇出封裝、扇出芯片對(duì)基板方法、扇出封裝對(duì)封裝、硅光子學(xué)和2.5D/3D集成方法。
    的頭像 發(fā)表于 04-08 11:36 ?3443次閱讀
    淺析<b class='flag-5'>扇出</b>封裝和SiP的RDL改進(jìn)與工藝流程

    如何解決FPGA布局布線的擁塞問(wèn)題呢?有哪些方法?

    14.2節(jié)提到的問(wèn)題①,即設(shè)計(jì)中有很大的扇出,對(duì)于如何獲知該扇出信號(hào)有多種途徑。常見(jiàn)的途徑是通過(guò)FPGAEditor(Xilinx)或者Fitter里Resource Section中
    的頭像 發(fā)表于 03-20 17:33 ?2341次閱讀
    如何解決<b class='flag-5'>FPGA</b>布局布線的擁塞問(wèn)題呢?有哪些方法?

    fpga時(shí)序仿真和功能仿真的區(qū)別

    FPGA時(shí)序仿真和功能仿真在芯片設(shè)計(jì)和驗(yàn)證過(guò)程中各自扮演著不可或缺的角色,它們之間存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-15 15:28 ?1903次閱讀

    RDL線寬線距將破亞微米賦能扇出封裝高效能低成本集成

    RDL 技術(shù)是先進(jìn)封裝異質(zhì)集成的基礎(chǔ),廣泛應(yīng)用扇出封裝、扇出基板上芯片、扇出層疊封裝、硅光子學(xué)和 2.5D/3D 集成方法,實(shí)現(xiàn)了更小、更快和更高效的芯片設(shè)計(jì)。
    的頭像 發(fā)表于 03-01 13:59 ?3237次閱讀
    RDL線寬線距將破亞微米賦能<b class='flag-5'>扇出</b>封裝高效能低成本集成

    解析扇入型封裝和扇出型封裝的區(qū)別

    扇出型封裝一般是指,晶圓級(jí)/面板級(jí)封裝情境下,封裝面積與die不一樣,且不需要基板的封裝,也就是我們常說(shuō)的FOWLP/FOPLP。扇出型封裝的核心要素就是芯片上的RDL重布線層(可參考下面圖表說(shuō)明
    的頭像 發(fā)表于 11-27 16:02 ?1.1w次閱讀
    解析扇入型封裝和<b class='flag-5'>扇出</b>型封裝的區(qū)別

    基于FPGA時(shí)序分析設(shè)計(jì)方案

    時(shí)鐘的時(shí)序特性主要分為抖動(dòng)(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Distortion)3點(diǎn)。對(duì)于低速設(shè)計(jì),基本不用考慮這些特征;對(duì)于高速設(shè)計(jì),由于時(shí)鐘本身的原因造成的時(shí)序問(wèn)題很普遍,因此必須關(guān)注。
    發(fā)表于 11-22 09:29 ?649次閱讀
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>時(shí)序</b>分析設(shè)計(jì)方案

    FPGA時(shí)序約束--基礎(chǔ)理論篇

    FPGA開(kāi)發(fā)過(guò)程中,離不開(kāi)時(shí)序約束,那么時(shí)序約束是什么?簡(jiǎn)單點(diǎn)說(shuō),FPGA芯片中的邏輯電路,從輸入到輸出所需要的時(shí)間,這個(gè)時(shí)間必須在設(shè)定的時(shí)鐘周期內(nèi)完成,更詳細(xì)一點(diǎn),即需要滿(mǎn)足建立和保
    發(fā)表于 11-15 17:41