0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

新思科技與臺積公司聯(lián)手提升系統(tǒng)集成至數(shù)千億個晶體管

新思科技 ? 來源:新思科技 ? 作者:新思科技 ? 2021-11-05 15:17 ? 次閱讀

雙方拓展戰(zhàn)略合作,提供全面的3D系統(tǒng)集成功能,支持在單一封裝中集成數(shù)千億個晶體管

新思科技3DIC Compiler是統(tǒng)一的多裸晶芯片設(shè)計實現(xiàn)平臺,無縫集成了基于臺積公司3DFabric技術(shù)的設(shè)計方法, 為客戶提供完整的“初步規(guī)劃到簽核”的設(shè)計平臺

此次合作將臺積公司的技術(shù)進展與3DIC Compiler的融合架構(gòu)、先進設(shè)計內(nèi)分析架構(gòu)和簽核工具相結(jié)合,滿足了開發(fā)者對性能、功耗和晶體管數(shù)量密度的要求

新思科技(Synopsys)近日宣布擴大與臺積公司的戰(zhàn)略技術(shù)合作,提供更高水平的系統(tǒng)集成,以滿足高性能計算(HPC)應(yīng)用對更佳PPA(功耗、性能和面積)的需求。雙方客戶可通過新思科技的3DIC Compiler平臺,高效訪問基于臺積公司的3DFabric設(shè)計方法,從而顯著推進大容量3D系統(tǒng)的設(shè)計。

這些設(shè)計方法可在臺積公司的集成片上系統(tǒng)(SoIC)技術(shù)中提供3D芯片堆疊支持,并在集成扇出(InFO)和基底晶片芯片(CoWoS)技術(shù)中提供2.5/3D先進封裝支持。這些先進的方法融合了3DIC Compiler平臺的高度集成多裸晶芯片設(shè)計,可支持解決從“初步規(guī)劃到簽核” 的全面挑戰(zhàn),推動新一代超級融合3D系統(tǒng)的實現(xiàn)。

“臺積公司與我們的開放創(chuàng)新平臺(OIP)生態(tài)系統(tǒng)合作伙伴密切合作,共同推動高性能計算領(lǐng)域的下一代創(chuàng)新。這次合作是將新思科技的3DIC Compiler平臺與臺積公司的芯片堆疊以及先進封裝技術(shù)相結(jié)合,致力于幫助我們的客戶成功設(shè)計高性能計算應(yīng)用芯片,滿足他們對芯片功耗和性能的高要求?!?/p>

——Suk Lee

臺積公司設(shè)計基礎(chǔ)設(shè)施

管理事業(yè)部副總裁

3DIC Compiler平臺是一套完整的端到端解決方案,用于高效的2.5/3D多裸晶芯片設(shè)計和全系統(tǒng)集成?;谛滤伎萍糉usion Design Platform通用的統(tǒng)一數(shù)據(jù)模型, 3DIC Compiler平臺整合了具有革命性意義的多裸晶芯片設(shè)計能力,并利用新思科技世界一流的設(shè)計實現(xiàn)和簽核技術(shù),在統(tǒng)一集成的3DIC設(shè)計操作界面提供完整的從“初步規(guī)劃到簽核”平臺。這種超融合解決方案包括2D和3D可視化、跨層探索和規(guī)劃、設(shè)計實現(xiàn)、可測性設(shè)計和全系統(tǒng)驗證的設(shè)計及簽核分析。

“為滿足以AI中心的工作負(fù)載和專用計算優(yōu)化日益增長的需求,領(lǐng)導(dǎo)力和廣泛的協(xié)作創(chuàng)新能力缺一不可。我們與臺積公司就其最新的3DFabric技術(shù)展開的開創(chuàng)性工作,使我們能夠探索并實現(xiàn)前所未有的3D系統(tǒng)集成水平。通過3DIC Compiler平臺和臺積公司高度可訪問的集成技術(shù),性能、功耗和晶體管數(shù)量密度等都將實現(xiàn)飛躍,并將重塑眾多現(xiàn)有和新興的應(yīng)用及市場?!?/p>

——Shankar Krishnamoorthy

新思科技數(shù)字設(shè)計事業(yè)部總經(jīng)理

3DIC Compiler平臺不僅效率高,還能擴展容量和性能,為各種異構(gòu)工藝和堆疊裸片提供無縫支持。通過采用新思科技的集成簽核解決方案,包括PrimeTime時序簽核解決方案、StarRC寄生參數(shù)提取簽核、Tweaker ECO收斂解決方案和IC Validator物理驗證解決方案,結(jié)合Ansys RedHawk-SC Electrothermal系列多物理場分析解決方案,以及新思科技的TestMax DFT解決方案,3DIC Compiler平臺可提供前所未有的先進聯(lián)合分析技術(shù),幫助實現(xiàn)穩(wěn)定的高性能設(shè)計的更快收斂。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    452

    文章

    50224

    瀏覽量

    420980
  • 晶片
    +關(guān)注

    關(guān)注

    1

    文章

    401

    瀏覽量

    31429
  • 新思科技
    +關(guān)注

    關(guān)注

    5

    文章

    783

    瀏覽量

    50288

原文標(biāo)題:3DIC Compiler X 3DFabric,新思科技與臺積公司聯(lián)手提升系統(tǒng)集成至數(shù)千億個晶體管

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    思科技再獲公司多項OIP年度合作伙伴大獎

    半導(dǎo)體技術(shù)領(lǐng)域的發(fā)展速度十分驚人,新思科技與公司(TSMC)始終處于行業(yè)領(lǐng)先地位,不斷突破技術(shù)邊界,推動芯片設(shè)計的創(chuàng)新與效率提升。我們與
    的頭像 發(fā)表于 10-31 14:28 ?170次閱讀

    NMOS晶體管和PMOS晶體管的區(qū)別

    NMOS晶體管和PMOS晶體管是兩種常見的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)類型,它們在多個方面存在顯著的差異。以下將從結(jié)構(gòu)、工作原理、性能特點、應(yīng)用場景等方面詳細闡述NMOS晶體管
    的頭像 發(fā)表于 09-13 14:10 ?1732次閱讀

    芯片晶體管的深度和寬度有關(guān)系嗎

    一、引言 有關(guān)系。隨著集成電路技術(shù)的飛速發(fā)展,芯片晶體管作為電子設(shè)備的核心元件,其性能的優(yōu)化和制造技術(shù)的提升成為了行業(yè)關(guān)注的焦點。在晶體管的眾多設(shè)計參數(shù)中,深度和寬度是兩
    的頭像 發(fā)表于 07-18 17:23 ?536次閱讀

    晶體管的分類與作用

    堅實的基礎(chǔ),更為后來的集成電路、大規(guī)模集成電路乃至超大規(guī)模集成電路的誕生和發(fā)展提供了可能。本文將詳細探討晶體管的分類及其作用,以期為讀者提供一
    的頭像 發(fā)表于 05-22 15:17 ?810次閱讀

    思科技與公司深化EDA與IP合作

    思科技近日與公司宣布,在先進工藝節(jié)點設(shè)計領(lǐng)域開展了廣泛的EDA和IP合作。雙方的合作成果已經(jīng)成功應(yīng)用于一系列人工智能、高性能計算和移動設(shè)計領(lǐng)域,取得了顯著成效。
    的頭像 發(fā)表于 05-13 11:04 ?466次閱讀

    思科技與公司深度合作,推動芯片設(shè)計創(chuàng)新

     新思科技EDA事業(yè)部戰(zhàn)略與產(chǎn)品管理副總裁Sanjay Bali表示:“新思科技在可投產(chǎn)的EDA流程和支持3Dblox標(biāo)準(zhǔn)的3DIC Compiler光子集成方面的先進成果,結(jié)合我們廣泛的IP產(chǎn)品組合,使得我們與
    的頭像 發(fā)表于 05-11 16:25 ?378次閱讀

    思科技面向公司先進工藝加速下一代芯片創(chuàng)新

    ?新思科技攜手公司共同開發(fā)人工智能驅(qū)動的芯片設(shè)計流程以優(yōu)化并提高生產(chǎn)力,推動光子集成電路領(lǐng)域的發(fā)展,并針對臺
    發(fā)表于 05-11 11:03 ?419次閱讀
    新<b class='flag-5'>思科</b>技面向<b class='flag-5'>臺</b><b class='flag-5'>積</b><b class='flag-5'>公司</b>先進工藝加速下一代芯片創(chuàng)新

    AMD與聯(lián)手推動先進工藝發(fā)展

    展望未來,電正通過多個方向推動半導(dǎo)體行業(yè)持續(xù)發(fā)展:包括硅光子學(xué)的研發(fā)、與DRAM廠商在HBM領(lǐng)域的深度合作以及探索將3D堆疊技術(shù)應(yīng)用于晶體管層級的CFET晶體管結(jié)構(gòu)等。
    的頭像 發(fā)表于 04-29 15:59 ?302次閱讀

    什么是達林頓晶體管?達林頓晶體管的基本電路

    達林頓晶體管(Darlington Transistor)也稱為達林頓對(Darlington Pair),是由兩或更多個雙極性晶體管(或其他類似的集成電路或分立元件)組成的復(fù)合結(jié)構(gòu)
    的頭像 發(fā)表于 02-27 15:50 ?4542次閱讀
    什么是達林頓<b class='flag-5'>晶體管</b>?達林頓<b class='flag-5'>晶體管</b>的基本電路

    ISSCC 2024電談萬億晶體管,3nm將導(dǎo)入汽車

    電推出更先進封裝平臺,晶體管可增加到1萬億。
    的頭像 發(fā)表于 02-23 10:05 ?1161次閱讀
    ISSCC 2024<b class='flag-5'>臺</b><b class='flag-5'>積</b>電談萬億<b class='flag-5'>晶體管</b>,3nm將導(dǎo)入汽車

    在特殊類型晶體管的時候如何分析?

    管子多用于集成放大電路中的電流源電路。 請問對于這種多發(fā)射極或多集電極的晶體管時候該如何分析?按照我的理解,在含有多發(fā)射極或多集電極的晶體管電路時,如果多發(fā)射極或多集電極的每一極分別接到獨立的電源回路中
    發(fā)表于 01-21 13:47

    如何走向萬億級晶體管之路?

    電預(yù)計封裝技術(shù)(CoWoS、InFO、SoIC 等)將取得進步,使其能夠在 2030 年左右構(gòu)建封裝超過一萬億晶體管的大規(guī)模多芯片解決方案。
    發(fā)表于 12-29 10:35 ?269次閱讀
    如何走向萬億級<b class='flag-5'>晶體管</b>之路?

    晶體管的三極的電壓關(guān)系大小

    晶體管是一種半導(dǎo)體器件,用于放大電信號、開關(guān)電路和邏輯運算等。它是現(xiàn)代電子技術(shù)和計算機科學(xué)的核心之一。在晶體管中,有三電極:基極、發(fā)射極和集電極。這三電極的電壓之間的關(guān)系對于理解
    的頭像 發(fā)表于 12-20 14:50 ?5799次閱讀

    晶體管的延生、結(jié)構(gòu)及分類

    晶體管的問世,是20世紀(jì)的一項重大發(fā)明,是微電子革命的先聲。晶體管出現(xiàn)后,人們就能用一小巧的、消耗功率低的電子器件,來代替體積大、功率消耗大的電子管了。晶體管的發(fā)明又為后來
    的頭像 發(fā)表于 12-13 16:42 ?1031次閱讀
    <b class='flag-5'>晶體管</b>的延生、結(jié)構(gòu)及分類

    如何選擇分立晶體管

    網(wǎng)友的提問:如何選擇分立晶體管?
    發(fā)表于 11-24 08:16