0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

可編程輸入倍頻法如何減少整數(shù)邊界雜散

電子設計 ? 來源:德州儀器 ? 作者:德州儀器 ? 2022-02-06 09:29 ? 次閱讀

您曾設計過具有分數(shù)頻率合成器的鎖相環(huán)(PLL)嗎?這種合成器在整數(shù)通道上看起來很棒,但在只稍微偏離這些整數(shù)通道的頻率點上雜散就會變得高很多,是吧?如果是這樣的話,您就已經(jīng)遇到過整數(shù)邊界雜散現(xiàn)象了 —— 該現(xiàn)象發(fā)生在載波的偏移距離等于到最近整數(shù)通道的距離時。

例如,若是鑒相器頻率為100MHz,輸出頻率為2001MHz,那么整數(shù)邊界雜散將為1MHz的偏移量。在這種情況下,1MHz還是可以容忍的。但當偏移量變得過小,卻仍為非零值時,分數(shù)雜散情況會更加嚴重。

采用可編程輸入倍頻法來減少整數(shù)邊界雜散

可編程倍頻器的理念是讓鑒相器頻率發(fā)生位移,這樣壓控振蕩器(VCO)頻率就能遠離整數(shù)邊界。考慮一下用20MHz的輸入頻率生成540.01MHz的輸出頻率,如圖1所示。該器件具有一個輸出分頻器(在VCO之后),但輸出頻率和VCO頻率都接近20MHz的整數(shù)倍。這種設置將迫使任何PLL產(chǎn)生分數(shù)雜散。

poYBAGGKZWuAKHWXAABdvW7e-84574.jpg

圖1:整數(shù)邊界雜散示例

如果該器件具有一個可編程輸入倍頻器,那么圖2中所示的配置就是可行的。

poYBAGGKZW2AL2OJAAA0SYc3BkM211.jpg

圖2:用可編程倍頻器來避開整數(shù)邊界

圖3展示了內部倍頻器的神奇效果。當然,整數(shù)邊界雜散有多種發(fā)生機制,很難完全消除它們。但這種方法可減少整數(shù)邊界雜散及其產(chǎn)生的其它雜散。

圖3中的“雜散消失”路徑展示了使用該可編程倍頻器的效果。100kHz頻率下的整數(shù)邊界雜散大約減少了9dB,同時還大大減少了50kHz和10kHz頻率下的其它雜散。

poYBAGGKZW-AE4c_AACPV6OrnWA638.jpg

圖3:使用和不用可編程倍頻器時的雜散比較

本文中列舉的示例都采用了TI的LMX2571合成器 —— 該器件包含一個無需外部組件的可編程倍頻器。此外,這款合成器還具有39mA的電流消耗、-231dBc/Hz的PLL相位噪聲優(yōu)值以及10-1344MHz的連續(xù)輸出頻率范圍。它能支持陸地移動無線電、軟件定義無線電和無線麥克風等應用。

審核編輯:彭菁
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 振蕩器
    +關注

    關注

    28

    文章

    3803

    瀏覽量

    138810
  • 可編程
    +關注

    關注

    2

    文章

    831

    瀏覽量

    39753
  • 倍頻器
    +關注

    關注

    8

    文章

    76

    瀏覽量

    35455
收藏 人收藏

    評論

    相關推薦

    最麻煩的PLL信號——整數(shù)邊界

    鎖相環(huán) (PLL) 和壓控振蕩器 (VCO) 輸出特定頻率的RF信號,理想情況下此信號應當是輸出中的唯一信號。但事實上,輸出中存在干擾信號和相位噪聲。本文討論最麻煩的信號之一—
    的頭像 發(fā)表于 05-22 11:10 ?5192次閱讀
    最麻煩的PLL<b class='flag-5'>雜</b><b class='flag-5'>散</b>信號——<b class='flag-5'>整數(shù)</b><b class='flag-5'>邊界</b><b class='flag-5'>雜</b><b class='flag-5'>散</b>

    請問ad9361的整數(shù)邊界指標是多少?

    請問ADI和各位大神,AD9361的整數(shù)邊界指標是多少啊?我以前用ADI的小數(shù)分頻芯片如ADF4112、AD4350、ADRF6750等
    發(fā)表于 08-23 07:15

    pll芯片整數(shù)邊界

    眾所周知,ADI公司的頻率源芯片在鑒相頻率整數(shù)倍處存在整數(shù)邊界問題。拿ADF4355舉例,鑒相頻率取20MHz,輸出5000.01MHz
    發(fā)表于 09-04 11:35

    時序至關重要:具有分數(shù)頻率合成器的鎖相環(huán)邊界怎么減少

    當偏移量變得過小,卻仍為非零值時,分數(shù)情況會更加嚴重。 采用可編程輸入倍頻
    發(fā)表于 09-06 15:11

    請問HMC833整數(shù)邊界緣由是什么?

    如圖,這是數(shù)據(jù)手冊上說的HMC833參考為50MHz輸出為5900.8Mhz時的情況。圖上頻偏頻偏為400KHz和800Khz的地方都有。根據(jù)數(shù)據(jù)手冊上的理論,我能理解800K
    發(fā)表于 10-09 17:57

    HMC704非整數(shù)邊界

    在使用HMC704中遇到非整數(shù)邊界問題,麻煩各位看看: REFin:100MHz, N=2, 鑒相頻率50MHz輸出分別為10025MHz,10050MHz和10075MHz環(huán)路濾
    發(fā)表于 02-21 14:05

    分析、優(yōu)化和消除帶VCO的鎖相環(huán)在高達13.6 GHz處的整數(shù)邊界

    VCO輸出的整數(shù)邊界最低。如何改變PFD頻率?一般而言,在PLL/VCO系統(tǒng)中,PFD頻率是固定的。然而,對于大部分可編程時鐘分配源、P
    發(fā)表于 10-11 08:30

    如何仿真并消除整數(shù)邊界?

    整數(shù)邊界不受歡迎的原因有哪些?如何改變PFD頻率?怎樣將ADIsimFrequencyPlanner應用到寬帶VCO里?
    發(fā)表于 04-12 06:28

    如何在保證相位噪聲性能的基礎上改善整數(shù)邊界達10dB?

    小數(shù)分頻器整數(shù)邊界問題的提出小數(shù)分頻器整數(shù)邊界
    發(fā)表于 04-19 08:32

    改善分數(shù)分頻鎖相環(huán)合成器中的整數(shù)邊界狀況

    。 采用可編程輸入倍頻減少整數(shù)邊界
    發(fā)表于 11-18 07:51

    LMX2531 整數(shù)優(yōu)化的案例分析

    LMX2531 系列產(chǎn)品被廣泛應用于無線通訊基站系統(tǒng),相比較整數(shù)分頻,采用小數(shù)分頻可以獲得更好的相位噪聲性能,但是小數(shù)分頻會導致問題,特別是整數(shù)
    發(fā)表于 04-27 15:51 ?2962次閱讀

    帶VCO的鎖相環(huán)的整數(shù)邊界信號的產(chǎn)生與消除方法

    鎖相環(huán) (PLL) 和壓控振蕩器 (VCO) 輸出特定頻率的RF信號,理想情況下此信號應當是輸出中的唯一信號。但事實上,輸出中存在干擾信號和相位噪聲。本文討論最麻煩的信號之一—
    的頭像 發(fā)表于 04-12 08:32 ?1.1w次閱讀
    帶VCO的鎖相環(huán)的<b class='flag-5'>整數(shù)</b><b class='flag-5'>邊界</b><b class='flag-5'>雜</b><b class='flag-5'>散</b>信號的產(chǎn)生與消除方法

    整數(shù)邊界的仿真測試與消除方法分析

    鎖相環(huán) (PLL) 和壓控振蕩器 (VCO) 輸出特定頻率的RF信號,理想情況下此信號應當是輸出中的唯一信號。但事實上,輸出中存在干擾信號和相位噪聲。本文討論最麻煩的信號之一—
    發(fā)表于 09-09 10:09 ?4312次閱讀
    <b class='flag-5'>整數(shù)</b><b class='flag-5'>邊界</b><b class='flag-5'>雜</b><b class='flag-5'>散</b>的仿真測試與消除方法分析

    分析優(yōu)化和消除具有高達13.6 GHz VCO的鎖相環(huán)中的整數(shù)邊界

    鎖相環(huán)(PLL)和壓控振蕩器(VCO)以特定頻率輸出RF信號,理想情況下,該信號將是輸出端存在的唯一信號。實際上,輸出端存在不需要的信號和相位噪聲。本文討論如何仿真和消除一種更麻煩的
    的頭像 發(fā)表于 01-08 15:40 ?2043次閱讀
    分析優(yōu)化和消除具有高達13.6 GHz VCO的鎖相環(huán)中的<b class='flag-5'>整數(shù)</b><b class='flag-5'>邊界</b><b class='flag-5'>雜</b><b class='flag-5'>散</b>

    分析優(yōu)化和消除具有高達13.6GHz VCO的鎖相環(huán)中的整數(shù)邊界

    假設某個調制方案指出整數(shù)邊界功率高于–80 dBc的通道不可用;那么圖10中大約1%的通道不再可用。為了克服這個問題,ADIsimFrequencyPlanner可以優(yōu)化PLL/V
    的頭像 發(fā)表于 02-01 11:54 ?1818次閱讀
    分析優(yōu)化和消除具有高達13.6GHz VCO的鎖相環(huán)中的<b class='flag-5'>整數(shù)</b><b class='flag-5'>邊界</b><b class='flag-5'>雜</b><b class='flag-5'>散</b>