0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

eFPGA異軍崛起 IP模式會(huì)是未來(lái)嘛

lPCU_elecfans ? 來(lái)源:電子發(fā)燒友網(wǎng) ? 作者:周凱揚(yáng) ? 2021-11-17 09:10 ? 次閱讀

電子發(fā)燒友網(wǎng)報(bào)道(文/周凱揚(yáng))在硬件加速器應(yīng)用中,FPGA常被視為最優(yōu)解,提供極致加速性能的同時(shí),還具備重新編程的能力。盡管其靈活性成了FPGA的一大特色,但大批量生產(chǎn)FPGA的價(jià)格可不低。此外,F(xiàn)PGA作為傳統(tǒng)的處理器加速方案,工程師必須要解決空間、I/O延遲和帶寬之類的問(wèn)題。

而近些年來(lái),eFPGA(嵌入式FPGA)的概念正在不斷興起。與將芯片與必要的I/O和電源管理電路封裝在一起的FPGA不同,eFPGA推行的是賣IP模式。任何廠商都可以將這些eFPGA IP放入自己的定制IC產(chǎn)品內(nèi),無(wú)論是ASIC、SoC還是SiP。也正因?yàn)閑FPGA的種種優(yōu)勢(shì),國(guó)外不少?gòu)S商都想借eFPGA率先搶占市場(chǎng)。

Flex Logic

Flex Logic作為最早入局eFPGA的企業(yè)之一,已經(jīng)投入了7年的研發(fā),且eFPGA在2020年正式開(kāi)始盈利,并與Dialog、大唐電信和波音等企業(yè)達(dá)成了合作。Flex Logic的EFLX eFPGA IP基本已經(jīng)覆蓋了主流的成熟工藝,比如Sandia美國(guó)國(guó)家實(shí)驗(yàn)室的180nm、格芯的12nm以及臺(tái)積電的40nm、28/22nm、16/12nm,已完成了十?dāng)?shù)種芯片的流片。不僅如此,F(xiàn)lex Logic宣稱格芯的22FDX和臺(tái)積電的7/6nm也已經(jīng)在設(shè)計(jì)階段,下一步就是進(jìn)軍5nm。

在Flex Logic看來(lái),傳統(tǒng)獨(dú)立FPGA芯片+SoC的方案所需的功率太大,且多數(shù)需要高速SERDES或PCIe與其他芯片進(jìn)行I/O互聯(lián)。這種方案不僅功率過(guò)大,也因?yàn)镾ERDES/PHYS的存在帶來(lái)了一定的面積成本,而eFPGA卻可以做到低功耗、低成本和小面積,并將100K LUT塞入復(fù)雜的SoC設(shè)計(jì)中。而且在繼承了FPGA可編程的特性后,即便是已經(jīng)安裝完成的產(chǎn)品,EFLX核心也可以用來(lái)升級(jí)I/O協(xié)議、改變加密算法等等。

eFPGA在重構(gòu)時(shí)間上同樣具備優(yōu)勢(shì),因而在復(fù)雜的神經(jīng)網(wǎng)絡(luò)模型中更為適用。比如Flex Logic的AI推理芯片,InferX X1,在測(cè)試中,神經(jīng)網(wǎng)絡(luò)模型層級(jí)的動(dòng)態(tài)重構(gòu)只需6微秒。這使得InferX X1在具備ASIC性能的同時(shí),也能對(duì)新的模型做出動(dòng)態(tài)化處理,非常適合作為主處理器的加速器或協(xié)處理器,用于要求低功耗高性能的邊緣AI市場(chǎng)。

這樣的動(dòng)態(tài)重構(gòu)也為eFPGA帶來(lái)了更多的應(yīng)用方向,比如自動(dòng)駕駛中的傳感器融合方案,針對(duì)激光雷達(dá)、毫米波雷達(dá)和視覺(jué)等不同傳感器數(shù)據(jù)進(jìn)行處理。還有不同的PWM頻率要求的多電機(jī)方案,在其中提供電機(jī)控制器支持。亦或是需要多不同指令集架構(gòu)的CPU進(jìn)行動(dòng)態(tài)切換,比如ARMRISC-V和ARC等。

Achronix

同樣踏足eFPGA市場(chǎng)的還有美國(guó)公司Achronix。Achronix的Speedcore可以做到750MHz的峰值頻率,且已經(jīng)支持了臺(tái)積電16nm、12nm和7nm三個(gè)成熟制程節(jié)點(diǎn),也可以移植到其他節(jié)點(diǎn)上。

Achronix非??春胑FPGA在汽車市場(chǎng)的機(jī)遇,尤其是當(dāng)下汽車開(kāi)發(fā)周期縮短,又要支持10年以上的生命周期。我們以特斯拉這種開(kāi)始走自研ASIC方向的廠商為例,與其他現(xiàn)成組件相比,雖然需要投入一定的開(kāi)發(fā)成本,但ASIC提供的整體成本和性能都是最優(yōu)的。與此同時(shí),選擇ASIC路線也帶來(lái)了一定的風(fēng)險(xiǎn)。

首先,ASIC方案必須要對(duì)自己的方案有著清楚的認(rèn)知。特斯拉的FSD ASIC開(kāi)發(fā)歷時(shí)近三年,如果這之后攝像頭ISP需要更新,GPU需要支持浮點(diǎn)而不是FP32,都需要對(duì)ASIC架構(gòu)的大改,很可能會(huì)進(jìn)一步延長(zhǎng)后續(xù)車型的生產(chǎn),這也是為何少有汽車廠商選擇該技術(shù)路線的原因。而將eFPGA IP集成在ASIC中,就為這些廠商提供了FPGA的嵌入式硬件編程能力,又不會(huì)像獨(dú)立FPGA那樣加大成本和功率。

小結(jié)

eFPGA還有不少優(yōu)勢(shì),比如在加密和保護(hù)上,不僅可以支持各種加密算法,也可以保護(hù)IP資產(chǎn)被逆向工程。雖然幾年前剛面世之際,eFPGA還是一個(gè)不成熟的技術(shù),并沒(méi)有在芯片設(shè)計(jì)領(lǐng)域產(chǎn)生多大的吸引力。隨著幾年的發(fā)展下來(lái),經(jīng)過(guò)晶圓廠的生產(chǎn)認(rèn)證,設(shè)計(jì)流程和軟件的完善,加上AI和自動(dòng)駕駛的興起,eFPGA已經(jīng)成了一個(gè)可行的方案。但在ARM的IP廠商的前人經(jīng)驗(yàn)下,eFPGA能否真正崛起,還需要等待更多的市場(chǎng)驗(yàn)證。

聲明:本文由電子發(fā)燒友原創(chuàng),轉(zhuǎn)載請(qǐng)注明以上來(lái)源。如需入群交流,請(qǐng)?zhí)砑游⑿舉lecfans999,投稿爆料采訪需求,請(qǐng)發(fā)郵箱huangjingjing@elecfans.com。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 傳感器
    +關(guān)注

    關(guān)注

    2545

    文章

    50445

    瀏覽量

    751067
  • asic
    +關(guān)注

    關(guān)注

    34

    文章

    1183

    瀏覽量

    120225
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1610

    瀏覽量

    149246
  • efpga
    +關(guān)注

    關(guān)注

    1

    文章

    32

    瀏覽量

    15668
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Primemas選擇Achronix eFPGA技術(shù)用于Chiplet平臺(tái)

    高性能 FPGA 和嵌入式FPGAeFPGAIP 的領(lǐng)導(dǎo)者 Achronix Semiconductor Corporation 和使用Chiplet 技術(shù)開(kāi)發(fā)創(chuàng)新 SoC H
    的頭像 發(fā)表于 09-18 16:16 ?447次閱讀

    FPGAIP軟核使用技巧

    FPGAIP軟核使用技巧主要包括以下幾個(gè)方面: 理解IP軟核的概念和特性 : IP軟核是指用硬件描述語(yǔ)言(如VHDL或Verilog)描述的功能塊,但并不涉及具體的電路實(shí)現(xiàn)細(xì)節(jié)。它通
    發(fā)表于 05-27 16:13

    FPGA有哪些開(kāi)發(fā)環(huán)境?可以用VSCode開(kāi)發(fā)

    FPGA有哪些開(kāi)發(fā)環(huán)境?可以用VSCode開(kāi)發(fā)
    發(fā)表于 04-29 23:05

    關(guān)于FPGA IP

    對(duì)于深入學(xué)習(xí)使用FPGA的小伙伴們,特別是一些復(fù)雜的、大規(guī)模的設(shè)計(jì)應(yīng)用,適宜的IP核對(duì)開(kāi)發(fā)能起到事半功倍的作用。IP核的概念與我們sdk里庫(kù)的概念相似。IP即電路功能模塊,用戶可以直接
    發(fā)表于 04-29 21:01

    AMD FPGA中MicroBlaze的固化流程詳解

    AMD FPGA在配置了適當(dāng)?shù)膯?dòng)模式后,上電即會(huì)按該模式去加載配置文件。以7系列FPGA為例,假設(shè)設(shè)置模式引腳M[2:0]=3’b001,
    發(fā)表于 04-25 12:49 ?432次閱讀
    AMD <b class='flag-5'>FPGA</b>中MicroBlaze的固化流程詳解

    Achronix與Bluespec聯(lián)合宣布推出一款支持Linux的RISC-V軟處理器

    高性能FPGA芯片和嵌入式FPGAeFPGA)硅知識(shí)產(chǎn)權(quán)(IP)領(lǐng)域的領(lǐng)先企業(yè)Achronix半導(dǎo)體公司,以及RISC-V工具和IP領(lǐng)域的
    的頭像 發(fā)表于 04-15 16:23 ?543次閱讀

    Achronix以創(chuàng)新FPGA技術(shù)推動(dòng)智能汽車與先進(jìn)出行創(chuàng)新

    全球領(lǐng)先的高性能現(xiàn)場(chǎng)可編程門陣列(FPGA)和嵌入式FPGAeFPGA)半導(dǎo)體知識(shí)產(chǎn)權(quán)(IP)提供商Achronix Semiconductor公司宣布,該公司將參加由私募股權(quán)和風(fēng)
    的頭像 發(fā)表于 03-01 10:38 ?844次閱讀

    NUC505 PA全部引腳都不能用來(lái)喚醒掉電模式?

    NUC505 PA全部引腳都不能用來(lái)喚醒掉電模式?例子的PB10是可以的。
    發(fā)表于 01-16 06:51

    AD9826如何利用FPGA正確驅(qū)動(dòng),能否提供驅(qū)動(dòng)參考設(shè)計(jì)?

    最近在使用貴公司的AD9826芯片,用FPGA進(jìn)行驅(qū)動(dòng),目前AD端輸入模擬直流電壓,未來(lái)要接光電裝換的輸入裝置?,F(xiàn)在用FPGA驅(qū)動(dòng)時(shí),在2-SHA模式下,電平轉(zhuǎn)換側(cè)的值時(shí)鐘為FF,驅(qū)動(dòng)
    發(fā)表于 12-18 06:28

    FPGA優(yōu)質(zhì)開(kāi)源模塊-SRIO IP核的使用

    本文介紹一個(gè)FPGA常用模塊:SRIO(Serial RapidIO)。SRIO協(xié)議是一種高速串行通信協(xié)議,在我參與的項(xiàng)目中主要是用于FPGA和DSP之間的高速通信。有關(guān)SRIO協(xié)議的詳細(xì)介紹網(wǎng)上有很多,本文主要簡(jiǎn)單介紹一下SRIO I
    的頭像 發(fā)表于 12-12 09:19 ?2029次閱讀
    <b class='flag-5'>FPGA</b>優(yōu)質(zhì)開(kāi)源模塊-SRIO <b class='flag-5'>IP</b>核的使用

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP核的使用

    Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核,比如數(shù)學(xué)類的IP核,數(shù)字信號(hào)處理使用的IP核,以及存儲(chǔ)類的IP核,本
    的頭像 發(fā)表于 12-05 15:05 ?1476次閱讀

    stm32接收ad7903鏈模式、無(wú)忙指示時(shí)ADC1和ADC2連接順序問(wèn)題求解

    結(jié)果總是出問(wèn)題,有的時(shí)候會(huì)出現(xiàn)ADC2的輸出結(jié)果全為1, 想問(wèn)一下這樣的結(jié)果會(huì)是接線順序?qū)е碌?b class='flag-5'>嘛? 這樣的連接方式會(huì)對(duì)輸出結(jié)果產(chǎn)生什么影響? SL7接B,SL8接A表示鏈模式的接線方
    發(fā)表于 12-05 07:00

    AD7768芯片的RESERT可以直接用FPGA的IO口控制

    AD7768芯片的RESERT可以直接用FPGA的IO口控制
    發(fā)表于 12-01 07:18

    XILINX FPGA IP之AXI Traffic Generator

    AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互連以及其他AXI4系統(tǒng)外設(shè)上生成特定序列(流量)。它根據(jù)IP的編程和選擇的操作模式生成各種類型的AXI事務(wù)。是一個(gè)比較好用的AXI4協(xié)議測(cè)
    的頭像 發(fā)表于 11-23 16:03 ?2260次閱讀
    XILINX <b class='flag-5'>FPGA</b> <b class='flag-5'>IP</b>之AXI Traffic Generator

    國(guó)產(chǎn)FPGA簡(jiǎn)介

    (Heterogeneous Programmable Accelerator)、嵌入式可編程eFPGA IP核、FX伏羲EDA軟件 主要產(chǎn)品:HME-R、HME-M、HME-P、HME-H系列FPGA 應(yīng)用方案
    發(fā)表于 11-20 16:20