芯片增加CP測(cè)試之后需要重新評(píng)估么

Q1

請(qǐng)教一下各位大俠，一般芯片增加CP測(cè)試之后，可靠性需要重新評(píng)估么？評(píng)估哪些內(nèi)容？

一般是這樣子，大公司CP都要評(píng)估的，如果是新process，那CP部門要做DOE，防止die crack等，但是如果是已經(jīng)released的，連DOE也不用做。可靠性就更不必談了，除非是發(fā)生了問題，并且確認(rèn)是CP引起的，可能需要討論做一些可靠性與FA。

Q2

誰有jesd22-a104e這個(gè)版本的標(biāo)準(zhǔn)，可以分享下嗎？

Q3

有人知道IMC層怎么觀察嗎？行業(yè)內(nèi)有規(guī)范嗎？季豐對(duì)IMC有沒有相關(guān)的DPA標(biāo)準(zhǔn)？

WB站會(huì)用顯微鏡和軟件染色來看面積，可靠性后我們會(huì)做下Cross-section看IMC生長

Q4

各位大佬，有沒有掃分層的SAT資料分享一下呀？

超聲波掃描顯微鏡Sonoscan D9650，

老煉前后的對(duì)比照片，老煉后焊球的壓痕還算正常嗎？

如果目的是篩選的就會(huì)出貨一般都是100%，目的是壽命的不出貨一般是samples。

Q6

什么是老煉？

國軍標(biāo)叫老煉，就是壽命實(shí)驗(yàn)的意思，就是加應(yīng)力加速失效的過程。比如THB，ELFR，HTSL，TC，HTOL，……

Q7

請(qǐng)問大家，WLCSP的 solder ball 下有passivation crack的問題，調(diào)整什么參數(shù)會(huì)有明顯改善，例如可以通過更高次數(shù)的TC， solder ball 本身沒有問題，這個(gè)是WLCSP封裝，有RDL的。

加underfill一般會(huì)有幫助，但也不是所以情況都可以加。UF分CUF和MUF，CUF在很多位置沒有solder ball的情況下，即有大面積空位的情況下UF材料毛細(xì)效應(yīng)弱，流不過去，會(huì)有空洞，這樣加UF適得其反；MUF要看這顆IC周圍是不是適合做molding，周圍的器件要不要一起mold起來，有些時(shí)候限制太多MUF就不可能了，即使可以做MUF，你也要開模具，增加一道工序，甚至要做熱仿真。passivation crack 的話最好有crack位置的照片和量測(cè)數(shù)據(jù)，還有repassivation的材料和厚度，它下面RDL trace處的臺(tái)階高度，RDL trace寬度和間距等，這些信息可以幫助判斷原因和提改進(jìn)方法。其實(shí)這些都有design rule，逐一排查一下吧

Q8

咨詢一下，對(duì)于消費(fèi)類電子，一般會(huì)做哪些可靠性項(xiàng)目？

IC類：

pkg-qual:precon， HTSL， TC， uHAST， bHAST，

product-qual:ESD（IBM.CDM）， LU， HTOL

可以多做，不少做

Q9

pkg qual與product qual的區(qū)別是？

Pkg qual是面向封裝，Product Qual是面向產(chǎn)品（芯片本身的設(shè)計(jì)和工藝）

Q10

那product qual就不需要做precon， HTSL， TC， uHAST， bHAST實(shí)驗(yàn)了么？

如果只改了芯片設(shè)計(jì)，別的都沒動(dòng)，可以不做。

Q11

再咨詢一下，這些rule適用于所有消費(fèi)類IC產(chǎn)品嘛？比如IC+MOS，這樣的ACDC產(chǎn)品，是否也適用于該可靠性rule？

一般性適用，實(shí)際分具體情況。比如，如果是NVM往往要看data retention之類。

Q12

1000hrs，1000cycles，這些時(shí)間或者周期可以縮短嘛？

可以啊，等效時(shí)間不同。大致意思是，可靠性實(shí)驗(yàn)是以加壓的方式模擬自然（典型）時(shí)間條件，加速時(shí)間和典型時(shí)間會(huì)有個(gè)換算關(guān)系，比如你看到的1000hrs等效為10年，而你的產(chǎn)品不必保那么久，自然可以少做點(diǎn)。

Q13

各位大神，請(qǐng)教下，中測(cè)trim過的，到成品測(cè)試恢復(fù)到熔絲前了，這一般有哪些情況？trim過有燒斷痕跡的，開蓋后探針測(cè)試沒有阻值，沒有熔斷。

建議先看看成品熔絲恢復(fù)的情況再做推斷，通常現(xiàn)象是成品熔絲有細(xì)微裂縫，但是連通電路，這就可能是wt熔斷的冗余度不夠，在封裝時(shí)受到擠壓連上了，再去看wafer的熔斷情況，僅供參考。

Q14

請(qǐng)教諸位個(gè)問題啊，汽車電子AECQ100中的常溫、高溫、低溫FT測(cè)試，業(yè)界一般都怎么做呀？如果用熱流罩的話，測(cè)試效率太低了，有沒有啥別的好的辦法呢？

三溫handler，可以編程設(shè)計(jì)。

Q15

請(qǐng)教各位大佬， 固態(tài)硬盤BGA顆粒和PCB焊接有很多氣泡，影響和主要改善方向有哪些？（懷疑是baseline問題）

我們出現(xiàn)過類似的問題，問題原因是：Flux沒按固定存放。

Q16

咨詢一個(gè)問題，工業(yè)上的IC，一般MSL是要求幾的？

伺服驅(qū)動(dòng)器上用的IC是MSL2或MSL1，分立器件用的都是MSL1。

Q17

請(qǐng)問一下，在做HBM時(shí)，芯片的測(cè)試條件是所有管腳都需要上1.1倍的設(shè)計(jì)工作電壓呢，還是按照設(shè)計(jì)時(shí)使用的ESD管子的最大電壓來做？

HBM芯片不用上電的，latch up電源管腳才說上電的，IO管腳是電流。

原文標(biāo)題：季豐電子IC運(yùn)營工程技術(shù)知乎 – 21W50

文章出處：【微信公眾號(hào)：上海季豐電子】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。