搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      Vivado怎么快速找到schematic中的object

      C29F_xilinx_inc ? 來源：賽靈思 ? 作者：賽靈思 ? 2022-02-26 17:08 ? 次閱讀
      在Vivado中，可能由于某些邏輯輸入懸空而導致Implementation的opt_design時會錯，比如：
      Vivado怎么快速找到schematic中的object

      報的錯誤是dac_spi_i0/bit_cnt[4]_i_4的這個LUT有個輸入懸空了，這個工程的邏輯比較簡單，例化的嵌套也比較少，因此在schematic一層層找也很容易可以找到，但如果工程比較復雜，在很內(nèi)部的一個LUT的輸入懸空了，找起來就很費勁了。

      筆者碰到的問題是在vivado的axi-interconnect ip中報了這個錯誤，而且是ip內(nèi)部套了好幾層的地方，如果再一層層往下找就比較麻煩了，不過vivado提供了tcl指令可以幫我們快速找到這個LUT在schematic中的位置：

      show_schematic [get_cells dac_spi_i0/bit_cnt[4]_i_4]
      就會快速定位到schematic中的位置：
      Vivado怎么快速找到schematic中的object
      審核編輯：湯梓紅
      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • 指令
        +關(guān)注

        關(guān)注

        1

        文章

        606

        瀏覽量

        35617
      • 邏輯
        +關(guān)注

        關(guān)注

        2

        文章

        831

        瀏覽量

        29428
      • Vivado
        +關(guān)注

        關(guān)注

        19

        文章

        804

        瀏覽量

        66222
      收藏 人收藏

        評論

        相關(guān)推薦

        Schematic—TIDA-010239電路圖

        電子發(fā)燒友網(wǎng)站提供《Schematic—TIDA-010239電路圖.pdf》資料免費下載
        發(fā)表于 10-31 10:20 ?0次下載

        Vivado使用小技巧

        有時我們對時序約束進行了一些調(diào)整，希望能夠快速看到對應的時序報告，而又不希望重新布局布線。這時，我們可以打開布線后的dcp，直接在Vivado Tcl Console里輸入更新后的時序約束。如果調(diào)整
        的頭像 發(fā)表于 10-24 15:08 ?169次閱讀
        <b class='flag-5'>Vivado</b>使用小技巧

        Vivado 使用Simulink設計FIR濾波器

        。 使用vivado的System Generator可以在simulink下快速的通過matlab的強大設計功能設計濾波器。這里使用fdatool設計了一個15階的FIR濾波器。 軟件環(huán)境
        發(fā)表于 04-17 17:29

        基于FPGA加速的bird-oid object算法實現(xiàn)

        Bird-oid object 簡稱Boids模型，是美國的一個圖形計算機科學家Craig Reynolds在 1986 年開發(fā)出來的。
        的頭像 發(fā)表于 04-09 11:05 ?588次閱讀
        基于FPGA加速的bird-oid <b class='flag-5'>object</b>算法實現(xiàn)

        Vision_Board_schematic.pdf

        *附件：Vision_Board_schematic.pdf
        發(fā)表于 03-20 15:21

        Vision_Board_schematic

        Vision_Board_schematic
        發(fā)表于 03-20 09:59 ?9次下載

        如何快速找到PCB中的GND？

        如何快速找到PCB中的GND？? 在PCB設計和制作過程中，找到地線（GND）是非常關(guān)鍵的步驟。GND是電子電路中一個非常重要的參考面，它提
        的頭像 發(fā)表于 02-03 17:04 ?3549次閱讀

        如何禁止vivado自動生成 bufg

        在Vivado中禁止自動生成BUFG（Buffered Clock Gate）可以通過以下步驟實現(xiàn)。 首先，讓我們簡要了解一下什么是BUFG。BUFG是一個時鐘緩沖器，用于緩沖輸入時鐘信號，使其更穩(wěn)
        的頭像 發(fā)表于 01-05 14:31 ?1850次閱讀

        Vivado時序問題分析

        有些時候在寫完代碼之后呢，Vivado時序報紅，Timing一欄有很多時序問題。
        的頭像 發(fā)表于 01-05 10:18 ?1780次閱讀

        VIVADO安裝問題解決

        vivado出現(xiàn)安裝問題剛開始還以為是安裝路徑包含中文空格了，重裝的注意了一下，發(fā)現(xiàn)還是這個問題。。。。后來又一頓操作猛如虎，終于發(fā)現(xiàn)了問題。出這個問題的原因是vivado壓縮包解壓的路徑包含中文了把解壓文件放到不含中文的地方，再重新安裝，安裝路徑也不能含中文。然后。。。
        發(fā)表于 12-22 10:56 ?0次下載

        串聯(lián)諧振怎么使用才能快速找到諧振點

        串聯(lián)諧振怎么使用才能快速找到諧振點? 串聯(lián)諧振是指通過串聯(lián)電路中的電感和電容來實現(xiàn)諧振的現(xiàn)象。諧振是一個非常重要的電路現(xiàn)象，在無線電通信領(lǐng)域、音頻信號處理領(lǐng)域等都有廣泛的應用。在設計和調(diào)整串聯(lián)諧振
        的頭像 發(fā)表于 12-20 15:35 ?1471次閱讀

        VIVADO軟件使用問題總結(jié)

        【關(guān)鍵問題?。。。≈匾。?！】VIVADO會在MESSAGE窗口出提示很多錯誤和警告信息！
        的頭像 發(fā)表于 12-15 10:11 ?1725次閱讀
        <b class='flag-5'>VIVADO</b>軟件使用問題總結(jié)

        如何快速找到PCB中的GND？

        如何快速找到PCB中的GND？
        的頭像 發(fā)表于 12-07 14:26 ?1265次閱讀
        如何<b class='flag-5'>快速</b><b class='flag-5'>找到</b>PCB<b class='flag-5'>中</b>的GND？

        sigmastudio沒有找到Schematic Terminal ，是版本的問題嗎？

        sigmastudio沒有找到Schematic Terminal ，是版本的問題嗎？
        發(fā)表于 11-29 07:37

        block schematic如何使用？

        block schematic這個如何使用，有使用指南嗎？auido input 沒東西可選啊。
        發(fā)表于 11-29 07:11