0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado 2022.1的新特性

FPGA技術(shù)驛站 ? 來源:TeacherGaoFPGAHub ? 作者:TeacherGaoFPGAHub ? 2022-07-03 17:00 ? 次閱讀

Vivado 2022.1已正式發(fā)布,今天我們就來看看其中的一個新特性?;?a target="_blank">機(jī)器學(xué)習(xí)的資源評估對于Vivado IP Catalog中的IP,在2022.1之前的版本中我們只有在綜合之后才能看到其資源利用率。從資源評估的角度而言,信息是滯后的。Vivado 2022.1引入了基于機(jī)器學(xué)習(xí)的資源評估方法,在IP定制結(jié)束即可看到其資源使用情況。使用此功能需要首先勾選如下圖所示選項。

080f549a-e7a6-11ec-ba43-dac502259ad0.png

我們來看一個例子,打開FFT IP Core,填寫參數(shù),即可在Resources下看到具體的資源利用情況,如下圖所示。

08380138-e7a6-11ec-ba43-dac502259ad0.png

使用此方法,我們可以快速獲取IP的資源利用率,而不必等到對IP進(jìn)行OOC綜合之后才能知道具體資源使用情況,這對于設(shè)計初期的資源評估很有意義。此外,此功能對于基于IPI(IP Integrator)的Block Design也是開放的。因此,對于BD中的IP也可以借助此功能快速獲取資源利用率。

原文標(biāo)題:基于機(jī)器學(xué)習(xí)的資源評估

文章出處:【微信公眾號:TeacherGaoFPGAHub】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1610

    瀏覽量

    149247
  • 機(jī)器學(xué)習(xí)

    關(guān)注

    66

    文章

    8350

    瀏覽量

    132315
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    804

    瀏覽量

    66224

原文標(biāo)題:基于機(jī)器學(xué)習(xí)的資源評估

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    使用Vivado通過AXI Quad SPI實現(xiàn)XIP功能

    本博客提供了基于2023.2 Vivado的參考工程,展示如何使用Microblaze 地執(zhí)行(XIP)程序,并提供一個簡單的bootloader。
    的頭像 發(fā)表于 10-29 14:23 ?144次閱讀
    使用<b class='flag-5'>Vivado</b>通過AXI Quad SPI實現(xiàn)XIP功能

    Vivado使用小技巧

    有時我們對時序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對應(yīng)的時序報告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?170次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado編輯器亂碼問題

    ,但是在Vivado里面打開用sublime寫的代碼之后,經(jīng)常出現(xiàn)中文亂碼,讓人很不舒服。究其原因就是一般來說第三方的編輯器是采用utf8的編碼方式,而vivado的text editor不是這種方式。
    的頭像 發(fā)表于 10-15 17:24 ?341次閱讀
    <b class='flag-5'>Vivado</b>編輯器亂碼問題

    Vivado 2024.1版本的新特性(2)

    從綜合角度看,Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
    的頭像 發(fā)表于 09-18 10:34 ?537次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新<b class='flag-5'>特性</b>(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式發(fā)布,今天我們就來看看新版本帶來了哪些新特性
    的頭像 發(fā)表于 09-18 10:30 ?782次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新<b class='flag-5'>特性</b>(1)

    Vivado 使用Simulink設(shè)計FIR濾波器

    今天給大俠帶來Vivado經(jīng)典案例:使用Simulink設(shè)計FIR濾波器,話不多說,上貨。 FIR(Finite Impulse Response)濾波器:有限長單位沖激響應(yīng)濾波器,又稱為非遞歸
    發(fā)表于 04-17 17:29

    深入探索Vivado非工程模式FPGA設(shè)計流程

    在設(shè)計過程的每個階段,設(shè)計者均可以打開Vivado集成開發(fā)環(huán)境,對存儲器中保存的當(dāng)前設(shè)計進(jìn)行分析和操作。
    發(fā)表于 04-03 09:36 ?804次閱讀
    深入探索<b class='flag-5'>Vivado</b>非工程模式FPGA設(shè)計流程

    使用P4和Vivado工具簡化數(shù)據(jù)包處理設(shè)計

    電子發(fā)燒友網(wǎng)站提供《使用P4和Vivado工具簡化數(shù)據(jù)包處理設(shè)計.pdf》資料免費下載
    發(fā)表于 01-26 17:49 ?0次下載
    使用P4和<b class='flag-5'>Vivado</b>工具簡化數(shù)據(jù)包處理設(shè)計

    如何禁止vivado自動生成 bufg

    Vivado中禁止自動生成BUFG(Buffered Clock Gate)可以通過以下步驟實現(xiàn)。 首先,讓我們簡要了解一下什么是BUFG。BUFG是一個時鐘緩沖器,用于緩沖輸入時鐘信號,使其更穩(wěn)
    的頭像 發(fā)表于 01-05 14:31 ?1850次閱讀

    Vivado時序問題分析

    有些時候在寫完代碼之后呢,Vivado時序報紅,Timing一欄有很多時序問題。
    的頭像 發(fā)表于 01-05 10:18 ?1780次閱讀

    Vivado 2023.2版本的新增功能

    Vivado在前一段時間更新了2023.2版本,經(jīng)過一段時間的使用這個版本還是很絲滑的,用起來挺舒服。
    的頭像 發(fā)表于 01-02 09:39 ?2784次閱讀
    <b class='flag-5'>Vivado</b> 2023.2版本的新增功能

    VIVADO安裝問題解決

    vivado出現(xiàn)安裝問題剛開始還以為是安裝路徑包含中文空格了,重裝的注意了一下,發(fā)現(xiàn)還是這個問題。。。。后來又一頓操作猛如虎,終于發(fā)現(xiàn)了問題。出這個問題的原因是vivado壓縮包解壓的路徑包含中文了把解壓文件放到不含中文的地方,再重新安裝,安裝路徑也不能含中文。然后。。。
    發(fā)表于 12-22 10:56 ?0次下載

    vivado軟件的安裝教程以及l(fā)icense

    vivado軟件的安裝教程以及l(fā)icense
    發(fā)表于 12-21 19:50

    VIVADO軟件使用問題總結(jié)

    【關(guān)鍵問題!?。?!重要!?。 ?b class='flag-5'>VIVADO會在MESSAGE窗口出提示很多錯誤和警告信息!
    的頭像 發(fā)表于 12-15 10:11 ?1725次閱讀
    <b class='flag-5'>VIVADO</b>軟件使用問題總結(jié)

    使用Vivado高層次綜合(HLS)進(jìn)行FPGA設(shè)計的簡介

    電子發(fā)燒友網(wǎng)站提供《使用Vivado高層次綜合(HLS)進(jìn)行FPGA設(shè)計的簡介.pdf》資料免費下載
    發(fā)表于 11-16 09:33 ?0次下載
    使用<b class='flag-5'>Vivado</b>高層次綜合(HLS)進(jìn)行FPGA設(shè)計的簡介