0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

使用早期系統(tǒng)級功耗建模來測量和降低功耗

星星科技指導員 ? 來源:嵌入式計算設計 ? 作者:Deepak Shankar ? 2022-08-09 11:14 ? 次閱讀

產(chǎn)品設計早期階段的功率評估主要使用電子表格等分析方法進行。這些電子表格通常包含不同任務或設備的功率,并且該表添加了最壞情況或功率的平均值。這些方法提供了一些見解,但它們未能捕捉到功耗的并發(fā)性質。此外,這些模型是單獨評估的,不包含任務時序,并涵蓋了用例的整個設計空間。

電源管理電子產(chǎn)品中的一個關鍵設計因素。消費類應用、天基系統(tǒng)、數(shù)據(jù)中心解決方案和高性能計算的產(chǎn)品特性受到功率預算的限制。原因是客戶需求、鋰離子電池的重量和安裝太陽能電池板的物理空間。目標硬件資源上應用程序任務圖的效率決定了能耗,并決定了電池選擇、能量收集和額外的電源管理。

必須從電子、顯示器、電氣MEMS 技術、電池和其他能量存儲以及電機和太陽能電池板等采集器的功耗的整體角度來看待電源。在系統(tǒng)級別,能源使用由用戶案例、每次運行的啟動次數(shù)和持續(xù)時間、復雜電子設備的電源狀態(tài)、基于活動或不活動的狀態(tài)機改變狀態(tài)以及功率最小化算法確定。在電池中,它是關于受請求峰值、充電速率、熱和物理沖擊以及每個電池系列屬性影響的生命周期。能量收集器與正確的角度或線圈、太陽光線和核材料等來源的可用性以及需求峰值有關。

多年來,已經(jīng)提出了許多電源管理算法。隨著時間的推移,這些算法已經(jīng)變得根深蒂固,并且它們的局限性暴露出來。因此,這些算法已經(jīng)在約束條件下發(fā)展或被基于軟件的電源管理所取代。更小的半導體工藝尺寸增加了泄漏功率,更大的處理器增加了熱絕緣要求,并且高帶寬傳感器數(shù)量的增加導致在更短的時間內需要更高的阻力。數(shù)據(jù)移動的減少、軟件任務的分配、任務調度和替代拓撲的選擇也會影響功率。

實驗

讓我們舉幾個簡單的例子,看看各種架構決策對功耗的影響。一個是混合動力汽車,另一個是 Cubesat,第三個是多核片上系統(tǒng)或處理器。

在混合動力汽車中,我們著眼于為電池充電并為系統(tǒng)中所有節(jié)點供電的電機產(chǎn)生的能量。VisualSim 中的系統(tǒng)仿真框圖如圖 1 所示。對于特定配置,生成的報告如圖 2 所示。從總功率圖中可以看出,峰值功率的請求持續(xù)時間非常短時間。您還可以查看哪些設備同時激活,哪些設備很少或隨機打開。此電源配置文件提供了對低功耗活動時段、禁用設備或網(wǎng)絡的機會以及電池大小的可見性。

poYBAGLx0SGAaBaPAAI6d4yIqwo083.png

圖 1:VisualSim 中混合動力 SUV 的系統(tǒng)級功率模型框圖。

poYBAGLx0SmAUfggAAFt5jBv-bg093.png

圖 2:VisualSim 中 Hybrid SUV 模型的功率曲線。

第二種設計是由多個子系統(tǒng)組成的 CubeSat 系統(tǒng),并從光伏電池接收電力。該設計結合了衛(wèi)星在陽光直射和日食期間的行為。用例是在每個軌道上定義的,處理過程會考慮一天中的時間、啟用的任務數(shù)量、每個任務期間活動的子系統(tǒng)以及活動的持續(xù)時間。處理設備在放電期間設置為較低的速度,在充電期間處于全性能狀態(tài)。圖 3 顯示了 CubeSat 的框圖,它包含四個部分:每個軌道用例的任務圖、電池和光伏電池、子系統(tǒng)及其與總線和調度程序的連接。圖 4 顯示了 10,000 個軌道的平均和瞬時功率,

pYYBAGLx0S-AH5FnAAJsAhc41fY738.png

圖 3:VisualSim 中用于評估功率、時間期限和任務到系統(tǒng)分配的 Cubesat 框圖。

pYYBAGLx0TiALR_CAAIHm75fmF0950.png

圖 4:CubeSat 架構探索模型的電源和活動視圖。

最后一個示例是具有自定義調度程序的多核片上系統(tǒng),而不是實時操作系統(tǒng)。有四個線程同時運行,處理時間不同。在此示例中,我們評估了在任務到達時調度任務與提供偏移量的影響。評估指標是延遲增加與功耗降低。圖 5 顯示了多核架構的功耗和延遲的仿真結果,沒有任務偏移。如您所見,所有四個內核都在使用中。圖 6 顯示了并行任務之間使用偏移量為 35.0 的類似圖。您可以看到延遲完全沒有受到影響,但活動內核的數(shù)量已減少到兩個。我們降低了成本,也降低了功耗。如果要求可以處理額外的延遲,

poYBAGLx0T-Ae0niAAQ90Uio-T0500.png

圖 5:并發(fā)任務之間沒有偏移的多核架構模型。

poYBAGLx0UmAc8SvAAQK1NJJus8595.png

圖 6:多核架構的功耗、延遲和活動圖,并發(fā)任務之間的偏移量很小。

我們使用 Mirabilis Design 的 VisualSim 進行分析。VisualSim Architect 是用于電子和半導體架構探索的圖形建模和仿真。我們使用 VisualSim 的預構建庫和標準報告進行設計分析。建模環(huán)境使我們能夠捕捉電子、電氣子系統(tǒng)和 MEMS 的時序和功耗。結果,我們可以獲得整個系統(tǒng)的全局視圖。多核架構使用 ARM Cortex A53 的四核周期精確模型。我們之所以選擇 A53,是因為處理器供應商提供了廣泛的片上系統(tǒng) (SoC),并且 FPGA 供應商已將其整合到他們的新一代 MPSoC FPGA 中。所有三個模型都在大約兩周的時間內構建和評估。

結論

系統(tǒng)級建??捎糜谠陧椖块_始時測量功耗。模型必須將所有子系統(tǒng)的時序、功率和功能整合到架構模型中。這確保您可以查看系統(tǒng)不同部分之間的交互,還可以查看您如何通過共享資源獲得優(yōu)勢,同時不放棄任何性能。為了評估系統(tǒng)建模的真正好處,我們對大型系統(tǒng)、嵌入式架構和半導體進行了測試。我們發(fā)現(xiàn)即使評估可能不同,相同的方法也可以應用于這些細分市場。VisualSim Architect 擁有所有這些應用程序部分的庫,這使我們能夠加快模型開發(fā)。

審核編輯:郭婷

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    19118

    瀏覽量

    228867
  • FPGA
    +關注

    關注

    1625

    文章

    21637

    瀏覽量

    601317
  • soc
    soc
    +關注

    關注

    38

    文章

    4108

    瀏覽量

    217791
收藏 人收藏

    評論

    相關推薦

    降低電路漏電功耗低功耗設計方法

    概念: Power/Ground Gating是集成電路中通過關掉那些不使用的模塊的電源或者地降低電路漏電功耗低功耗設計方法。該方法能降低
    的頭像 發(fā)表于 09-16 16:04 ?1.1w次閱讀
    <b class='flag-5'>降低</b>電路漏電<b class='flag-5'>功耗</b>的<b class='flag-5'>低功耗</b>設計方法

    IC芯片功耗有哪些降低方法? 

    來實質的功耗節(jié)省。然而,在設計過程的初始階段,自動減少功耗則比較困難。但這并不代表無法降低功耗: 首先可以采用高級設計技術減少功耗,例如電
    發(fā)表于 06-29 16:46

    低功耗藍牙怎么低功耗?如何界定

    ``什么是低功耗?如何界定* 平均工作電流為 uA * 峰值電流不超過 15mA* 采用紐扣電池供電,電池壽命可達數(shù)年 在很多低功耗應用場景中,是采用紐扣電池供電的,采用紐扣電池
    發(fā)表于 02-06 15:32

    請問stm32不進入低功耗模式怎么降低功耗?

    stm32進入低功耗模式,必須用中斷喚醒,現(xiàn)在就是不用這種模式,如何通過程序降低功耗
    發(fā)表于 05-06 18:43

    如何利用FPGA滿足電信應用中的降低功耗要求?

    充分發(fā)揮低功耗優(yōu)勢的公司之一,它是世界上最大的電信系統(tǒng)供應商之一,可提供基于Altera Stratix IV FPGA的運營商以太網(wǎng)芯片解決方案。Altera高性能、低功耗技術與T
    發(fā)表于 07-31 07:13

    如何降低ZC發(fā)現(xiàn)網(wǎng)絡的頻次以降低功耗?

    ZED 和ZC,在組網(wǎng)正常的情況下,ZED可以進入低功耗模式,電流在uA級別。CC2530芯片當關閉ZC后,ZED會持續(xù)的進行網(wǎng)絡發(fā)現(xiàn),無法進入低功耗模式。電流達28mA;求教TI工程師,如何降低ZC發(fā)現(xiàn)網(wǎng)絡的頻次以
    發(fā)表于 08-07 07:03

    低功耗MCU如何降低功耗

    低功耗的問題就比較棘手了,比如某些可以低到微安的MCU微控制器,而自己設計的低功耗怎么測都是毫安的,電流竟然能夠高出標準幾百到上千倍,遇到這種情況干萬不要怕,只要認真你就贏了。接著
    發(fā)表于 11-12 13:57

    晶體管技術降低功耗的一些方案與分析

    的主要原因,但并非唯一因素,而且通過晶體管降低功耗作用是有限的。通過更全面的系統(tǒng)方法能夠更有效地降低功耗。只有全面兼顧芯片工藝技術,充分
    發(fā)表于 11-24 18:37 ?1539次閱讀

    低功耗藍牙芯片的應用可顯著降低功耗和成本

    低功耗藍牙是藍牙技術聯(lián)盟設計和銷售的一種個人局域網(wǎng)技術,相較經(jīng)典藍牙,低功耗藍牙旨在保持同等通信范圍的同時顯著降低功耗和成本。 在設計初始階段,優(yōu)化低功耗藍牙芯片能耗的訣竅會影響存儲器
    發(fā)表于 03-05 15:31 ?1176次閱讀

    DSP不同層次的低功耗設計研究思路綜述

    本論文研究和分析了低功耗設計技術的背景、功耗的組成和降低功耗的方法途徑。目前主要是通過降低工作電壓、降低電容和減小活動性
    發(fā)表于 04-13 16:49 ?19次下載
    DSP不同層次的<b class='flag-5'>低功耗</b>設計研究思路綜述

    早期系統(tǒng)設計中的功耗建模和估計

      如前所述,VisualSim 建模和仿真環(huán)境配備了準確確定從 IP 塊到復雜的多設備部署的系統(tǒng)功率分布所需的所有功能。為了證明其在行動中的價值,早期系統(tǒng)設計中的
    的頭像 發(fā)表于 06-01 16:39 ?1619次閱讀
    <b class='flag-5'>早期</b><b class='flag-5'>系統(tǒng)</b>設計中的<b class='flag-5'>功耗</b><b class='flag-5'>建模</b>和估計

    使用早期系統(tǒng)功耗建模測量降低功耗

      系統(tǒng)建模可用于在項目開始時測量功耗。模型必須將所有子系統(tǒng)的時序、功率和功能整合到架構模型中
    的頭像 發(fā)表于 07-24 11:05 ?790次閱讀
    使用<b class='flag-5'>早期</b><b class='flag-5'>系統(tǒng)</b><b class='flag-5'>級</b><b class='flag-5'>功耗</b><b class='flag-5'>建模</b><b class='flag-5'>來</b><b class='flag-5'>測量</b>和<b class='flag-5'>降低功耗</b>

    低功耗系統(tǒng)降低功耗的同時保持精度所涉及的時序因素和解決方案

    本文將介紹低功耗系統(tǒng)降低功耗的同時保持精度所涉及的時序因素和解決方案,以滿足測量和監(jiān)控應用的要求。
    的頭像 發(fā)表于 07-11 16:16 ?627次閱讀
    <b class='flag-5'>低功耗</b><b class='flag-5'>系統(tǒng)</b>在<b class='flag-5'>降低功耗</b>的同時保持精度所涉及的時序因素和解決方案

    FreeRTOS如何降低功耗

    。FreeRTOS 就是通過在處理器處理空閑任務的時候將處理器設置為低功耗模式降低能耗。一般會在空閑任務的鉤子函數(shù)中執(zhí)行低功耗相關處理,比如設置處理器進入
    的頭像 發(fā)表于 07-30 11:18 ?961次閱讀

    如何降低設備功耗,降低采集設備功耗的幾種方法

    如何降低設備功耗降低采集設備功耗的幾種方法 工程監(jiān)測傳感器 以下是降低數(shù)采設備功耗的一些方法:
    的頭像 發(fā)表于 10-11 09:29 ?1439次閱讀